〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第４５回］
●ＣＰＬＤ版ＶＧＡＩＦ（２）もとになる回路図
前回からの続きです。
前回は水平同期回路の回路図をお見せしたところで終ってしまいました。
今回はそれ以外の回路図です。
下は水平、垂直表示のためのＶＲＡＭアドレスの調整回路です。
なんだかよくわからない回路です。
なんでこんなものが必要なのかちょっと見には理解できないと思います。
当初ＣＲＴＩＦを設計する時点でここは一番苦労したところです。
問題は設計の対象となるディスプレイ回路の水平方向の表示文字数にあります。
水平方向の文字数は８０字または４０字です。
これがまことにつらい数値なのです。
６４字または３２字ならばこんな回路は要りません。
どういうことか簡単に説明します。
本当は図で説明すると分かり易いのですが、図を描いているだけの時間がありませんので、文章だけで説明します。
比較のためにまずは１行６４字の場合で説明します。
現行ＶＧＡ／ＣＲＴディスプレイの場合ＶＲＡＭアドレスはＦ８００から始まります。
説明を簡単にするために画面左上隅のＶＲＡＭアドレスを０００とします。
１行６４字の場合右端のアドレスは０３Ｆ（＝６３）になります。
２行目の左端は０４０（＝６４）で、その右端は０７Ｆ（＝１２７）です。
キャラクタディスプレイは表示文字位置に対応するＶＲＡＭアドレスから文字コードを読み出してそれをそのままキャラクタジェネレータＲＯＭ（キャラジェネＲＯＭ）のアドレスとして入力します。
画面に表示される文字は水平方向には８ドットですが、その位置で垂直方向にも８ラインまたは１６ラインの文字データを表示します。
この縦方向の行情報０〜７または０〜ＦはキャラジェネＲＯＭアドレスの下位３ビットとして与えられます。
キャラジェネＲＯＭについては「ＣＲＴインターフェースボードの製作」［第５回］を参照願います。
以下、画面に文字が表示される仕組みです。
まずは水平方向にＶＲＡＭアドレスを順に出力するカウンタ（Ｈカウンタ）を考えます。
最上位行を表示するためにＨカウンタは０００〜０３Ｆまでカウントアップしていき、カウントアップの都度その値がＶＲＡＭアドレスとして与えられます。
ＶＲＡＭからはその画面位置の文字コードが出力され、それはキャラジェネＲＡＭの上位アドレス８ビットとして与えられます。
一方キャラジェネＲＯＭの縦方向データを指定するアドレス（下位３ビット）のためにＶカウンタを用意します。
ＶＧＡディスプレイでは縦方向は１６ラインで１文字を表示しますが、説明を簡単にするために、ＣＲＴディスプレイの場合の８ラインとします。
文字の一番上のラインのデータをキャラジェネＲＯＭから出力するためにＶカウンタは０から始まります。
Ｈカウンタは画面の右端までくると（＝０３Ｆ）、下位６ビットをクリアして、再び０００からカウントアップを始めます。
このときＶカウンタは＋１され、２行目の文字パターンがキャラジェネから出力されて画面に表示されます。
このようにしてＨカウンタは下位６ビットを００００００〜１１１１１１まで８回繰り返し、その間Ｖカウンタ３ビットは０００〜１１１までを繰り返して１行８ラインの文字表示を行ないます。
その次は２行目の文字表示になりますから、そこでＨカウンタは下位６ビットを００００００にクリアするとともにその上位の７ビット目を＋１します。
Ｖカウンタも０クリアされます。
この回路は複雑なようですが、実はＨカウンタとＶカウンタを下のように連結することで簡単に実現できます。
Ｈカウンタの下位６ビットをＨＬカウンタとして、その上位のＨカウンタをＨＨカウンタとして分離し、その間にＶカウンタをはさんで、以下のようにカウンタを直列に並べることで実現できます。
［ＨＨカウンタ］［Ｖカウンタ（３ビット）］［ＨＬカウンタ（６ビット）］
以上は水平６４文字の場合です。
水平３２文字の場合はＨＬカウンタを５ビット（０００００〜１１１１１）にするだけで実現できます。
そこで、最初の説明に戻ります。
そのようにＨカウンタとＶカウンタを連結するだけで簡単に表示回路が実現できるのは、水平表示文字数が２ｎの場合に限られます。
残念なことに、確か昔は水平文字数が６４字というパソコンもあったように思いますが、その後は水平文字数８０字というのがスタンダードになってしまいました。
回路を考える上でこれは実に面倒な規格です。
８０字の場合は水平方向のアドレスは００〜４Ｆ（０〜７９）です。
上と同じようにカウンタを並べてみてもうまくいきません。
［ＨＨカウンタ］［Ｖカウンタ（３ビット）］［ＨＬカウンタ（７ビット）］
のように連結してＨＬカウンタが５０Ｈになったときに００クリアしてＶカウンタにキャリーを送ればよいように思えますが、そうは簡単にはいきません。
確かに画面の第１行はそれでうまくいきますが、第２行はどうでしょうか。
ＨＨカウンタは００００１、Ｖカウンタは０００、ＨＬカウンタは０００００００になります。
ところが実際には、第２行のＶＲＡＭアドレスは０５０Ｈですから、
ＨＨカウンタは０００００、Ｖカウンタは０００、ＨＬカウンタは１０１００００でなければなりません。
上の方で、下位６ビットをクリアしてと書いて、また水平表示文字数が２ｎの場合に限られます、と書いたのはそういうことなのです。
水平表示文字数が２ｎではない場合には、ＨＬカウンタをクリアするのではなくて左端のアドレスを記憶しておいて、縦方向の８ラインを表示する間そのアドレスからカウントアップしなければなりません。
それを実現するために考えたのが上の方でお見せした回路図です。
この回路をＶＨＤＬでどう表現したものか。
ここは、回路図を見ていると、かえってわからなくなってしまいそうです。
上で書いた動作の説明をそのままＶＨＤＬのプログラムとして書くのがよさそうです。
回が進んできましたら、実際のプログラムリストをお見せして、そこであらためて説明するつもりです。
今回も説明の途中ですが、時間がなくなってしまいました。
次回に続きます。
ＣＰＬＤ入門！［第４５回］
２０１９．５．１０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る