(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４１９回］
●ＭＹＣＰＵ８０基板に配線オチがみつかりました
たまたま基板の動作テスト中に、またとんでもないミスがみつかりました。
一部ＩＣにＶｃｃ電源ラインが供給されていませんでした。
以前（［第３５６回］）ご購入者さまからのご指摘でみつかったミスと同種のミスです。
ＩＣ２６８（７４ＨＣ２４４）とＩＣ２７０（ＰＩＣ１６Ｆ８８）、それとＦＴ２３２ＲＬ基板のＶｃｃラインが、その他のＶｃｃラインとつながっていません。
お手数をおかけして申し訳ありません。
写真のように適当な被覆線（もともとつながっていなくても動作していたくらいですから、それほど太くなくても、細い線でも構いません）で、ＩＣ２６７（７４ＨＣ３７３）とＩＣ２６８の２０ｐｉｎをつないでください（写真黄色の被覆線）。
オシロで確認してみたのですが、配線していなくてもしっかり５Ｖ近くあるのですよねぇ。
どこから引っ張ってきてるのでしょうか。
全く平気で動いてしまうものですから、余程気をつけてチェックしないと、試作基板を作っていても見落としてしまいます。
ご購入いただいた皆様、申し訳ありません。
お手数をおかけしますが、よろしくお願いいたします。
●ＰＯＳＴＩＮＣ０…奇妙だけれども便利な「レジスタ」（前回からの続きです）
前回、ＰＯＳＴＩＮＣ、ＰＯＳＴＤＥＣ、ＰＲＥＩＮＣ、ＰＬＵＳＷの各レジスタの動作とその使い方について、ざっと説明をしましたが、いつものことで、時間切れになってしまいましたので、ＤａｔａＳｈｅｅｔを参照してお見せするところまではできませんでした。
あらためて、ＰＩＣ１８Ｆ４５５０のＤａｔａＳｈｅｅｔの該当部分のコピーをお見せいたします。
［出典］Ｍｉｃｒｏｃｈｉｐ社ＰＩＣ１８Ｆ４５５０ＤａｔａＳｈｅｅｔ
ＰＯＳＴＤＥＣ、ＰＯＳＴＩＮＣ、ＰＲＥＩＮＣについては前回説明した通りですが、ＰＬＵＳＷについては不正確なコメントだったようです。
むむむ。
ＰＬＵＳＷはそういう使い方をするのですねぇ。
ＰＯＳＴＤＥＣ、ＰＯＳＴＩＮＣ、ＰＲＥＩＮＣはそれぞれアクセスの後または前でＦＳＲレジスタをインクリメント、デクリメントし変化させます。
これに対して、ＰＬＵＳＷはＦＳＲレジスタの値を変化させない、と書いてあります。
ＦＳＲレジスタペアの現在の値は変化させないで、Ｗレジスタの値を符号付の増分（−１２７〜＋１２８）として、そのＦＳＲレジスタペアに加えてアドレスを算出し、そのアドレスでメモリにアクセスするのだそうです。
ああ、そうか。
Ｚ８０で、インデックスポインタＩＸ、ＩＹの値を変化させないで、（ＩＸ＋ｄ）、（ＩＹ＋ｄ）としてメモリアクセスしたのと全く同じ使用法なのですね（これは、前回そうではないか、と書きましたが、やっぱりそういうことのようです）。
でもその増分としてＷレジスタを使ってしまいますから、これは「テーブル参照」専用ということになりそうです。
ＦＳＲレジスタペアにテーブルのトップアドレスを与えておいて、そのテーブルのアクセスキーをＷレジスタに入れて、
ｍｏｖｆ ＰＬＵＳＷ，ｗ
を実行すれば、Ｗレジスタには、そのアクセスキーに対応した値が得られることになります。
この命令の実行によって、ＦＳＲレジスタペアの値は変化しませんから、繰り返しこの処理を行うことができます。
おお。これは、コード変換に使えるではありませんか！
たとえば、０〜Ｆの１６進数をＡＳＣＩＩコードの３０〜３９、４１〜４６に変換する処理を考えてみます。
３０、３１、３２、…、３９、４１、…４６の順にデータが並んだテーブルを用意しておいて、たとえばＦＳＲ０Ｈ、ＦＳＲ０Ｌレジスタペアにデータトップの３０の置いてあるアドレスを入れておきます。
ＡＳＣＩＩコードに変換したい、もとの１６進数００〜０Ｆを、Ｗレジスタに入れて、
ｍｏｖｆ ＰＬＵＳＷ，ｗ
を実行すると、Ｗにはもとの１６進数に対応するＡＳＣＩＩコードが入るはずです。
本当にそうなるのかどうか、時間をみつけて試してみることにします。
ところで、上記ＤａｔａＳｈｅｅｔコピー右側の５．４．３．３は、またまた苦しい説明が書いてあります。
［第４１７回］で、ＰＩＣ１６Ｆ８８ＤａｔａＳｈｅｅｔには「ＩＮＤＦレジスタはバーチャルなレジスタなので、ＦＳＲにＩＮＤＦレジスタのアドレス（００）を入れてＩＮＤＦレジスタを間接的にアクセスしても、期待した結果は得られません」という意味のことが書いてある、と紹介しました。
でも、ＦＳＲでＩＮＤＦのアドレスをアクセスすることに一体何の意味があるのだろうか、とかえって疑問に思えてしまいます。
しかし今回のＰＩＣ１８Ｆ４５５０にはＦＳＲ、ＩＮＤＦレジスタペアが３組もあるのですから、ＰＩＣ１６Ｆ８８の例よりは余程現実的です。
今回はＦＳＲ０Ｈ、ＦＳＲ０ＬレジスタペアにＩＮＤＦ１のアドレス（ＦＥ７）を入れて、ＩＮＤＦ０をアクセスしたら、ＩＮＤＦ１に間接的にアクセスできるのではないだろうか、という考えに対して、「やっぱりそういうことは無意味ですよ」、という説明がされています。
うん、まあ、そうですよね。
ＦＳＲ０レジスタペアでＩＮＤＦ１をアクセスする処理なんて、何か意味のあることだとは思えませんですよね。
それでも、わざわざそういう注意書きというか余計な説明を書かなくてはいけないのは、「バーチャルなレジスタ」なのに、それを他のレジスタと同じ実メモリアドレスに割り付けてしまったりするからなのだと思います。
そこのところは隠しておいて、「ぜーんぶバーチャルなんだから、これ以上詮索しないで」とでも書いておけばよろしいのに。
まあ、なんといいますか。
Ｍｉｃｒｏｃｈｉｐの技術屋さんたちは、根っからの技術屋といいますか、律儀な方たちなのでしょうね。
あ、しかし、その次のくだり、Ｏｎ ｔｈｅ ｏｔｈｅｒ ｈａｎｄから：ＦＳＲ２Ｌ．まではちょいと意味不明です。
ＦＳＲレジスタはバーチャルなレジスタではないから、それを間接アドレッシングすることは出来る、けれどもｉｎｃｒｅｍｅｎｔ、ｄｅｃｒｅｍｅｎｔはしないよって、はて、ＰＯＳＴＩＮＣ、ＰＯＳＴＤＥＣを使った場合にそうなる、ということなのでしょうか？
で、後半のＴｈｕｓ以下になると何をいってるのかさっぱり意味不明です。
まあ、前にも書きましたように、ＳＦＲ（Ｓｐｅｃｉａｌ Ｆｕｎｃｔｉｏｎ Ｒｅｇｉｓｔｅｒ）エリアである、Ｆ６０〜ＦＦＦの範囲に対してＦＳＲ、ＩＮＤＦを使って間接アドレッシングをすること自体に何の意味があるか（はなはだ疑問）、ということだと思いますから、こんな説明は理解できなくても構わないのですけれどね。
２０１０．１．１４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る