2019.10.13
前へ
次へ
ホームページトップへ戻る

トランジスタでCPUをつくろう!
トランジスタで8080をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんTK−80モニタを乗せて、それからBASIC、CP/Mを走らせましょう!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


[第169回]



●バイナリカウンタ回路(5)

CLR_信号についての対策のために変更した回路図ができました。

もとの回路図ではCLR_信号の入力によって強制的にT9、T10のベース電位をLにすることでQ_をHにし、したがってQ出力をLにするというものでした。
そのままではT7の出力がHのときにCLR_信号がLになるとわずかな期間ですがT7とCLR_がショートしてしまうので、それを避けるためにR15を入れていました。
しかしそのためにT9、T10のベース信号がなまってしまいQ_出力がつぶれてしまうことに気が付きました。
R15をショートすれば問題は解決するのですが、そのためにはCLR_信号をなんとかしなければなりません。
そこをなんとかしたのが上の回路図です。
結局またトランジスタが増えてしまいましたが、仕方がありません。
これは正攻法です。
T3とT4を追加しました。

CLR_の入力によって今回追加したT3をONにすることでT7、T8のベース電位を強制的にHにします。
その結果Q出力はLになり、Q_出力はHになります。
しかしそのときにもしT2がONになっているとT3のエミッタからT2のエミッタの間がショート状態になって、VccとGNDがショートしてしまいます。
それを避けるためにT4を追加しました。
CLR_がLのときはT4はOFFになるのでCKIN回路のT2、T8のエミッタは遮断され、したがってCKG1、CKG2はGNDから切り離されます。
それによって前段のラッチ回路のT2も後段のラッチ回路のT2もエミッタはオープンになり、CLR_信号によってVccとGNDがショートすることが避けられます。

もうこれで作図をやり直すのは何回目でしょうか。

またまた全面的に描き直すことになってしまいました。
上の回路図で考えた通りに動作するかどうかは、基板が出来上がってきてから確認することにいたします。
これで何回目かの試作基板の発注です。
ここはもういい加減にクリアしたいものです。
そうしないと先に進めません。

トランジスタでCPUをつくろう![第169回]
2019.10.13upload

前へ
次へ
ホームページトップへ戻る