●ＣＰＬＤロジアナ（２）
前回はＰＩＣＩＯ８２Ｃ５５を紹介しました。
なぜＰＩＣＩＯ８２Ｃ５５を紹介したかといいますと、ＰＩＣＩＯ８２Ｃ５５の回路から８２Ｃ５５を外して、代わりにＰＩＣ１８Ｆ１４Ｋ５０の外にＣＰＬＤ（ＥＰＭ７１２８ＳＬＣ８４）を置いたものがここで紹介するＣＰＬＤロジアナだからです。
ということを前回の終わりに書きました。
下はそのように考えて作ったＣＰＬＤロジアナの試作基板です。
データを記録するためのＲＡＭとして５１２ＫＢの大容量ＲＡＭを実装していますが、今はそんなに大容量でなくても、３２ＫＢの６２２５６でもよいのではないだろうかと考えはじめています。
６２２５６で済めばそれだけコストが下がります。
それについてはテストを重ねる中で考えていくことにします。
下が回路図です。
右側にあるＣＮ２、ＣＮ３は５１２ＫＲＡＭを接続するためのコネクタです。
左側のＣＮ４がターゲットから測定の対象となる信号を読み込むためのフラットケーブルコネクタです。
同時に最大１６ＣＨの信号を読み込みます。
この回路図にはありませんが、実際の試作基板ではＰＢ０〜ＰＢ１５に１００ＫΩのプルアップ抵抗を追加しています。
下はテスト中の写真です。
右側にあるのはＣＬＯＣＫ発生ボードです。
とりあえずのテスト用信号源です。
その出力信号をＣＰＬＤロジアナで読み取って記録します。
試作したＣＰＬＤロジアナは１６ＣＨまで記録できますが、ＲＡＭが８ビットなので１６ＣＨでは２回の書き込み動作が必要です。
そのためデータをサンプリングして記録するときのクロック周波数が半分になってしまいます。
ＥＰＭ７１２８ＳＬＣ８４は１００ＭＨｚで動作させていますが、ＲＡＭのアクセスタイムの関係で、データのサンプリングクロックの上限は８ＣＨで２０ＭＨｚ、１６ＣＨでは１０ＭＨｚです。
とりあえずはテストですからわかりやすいところで、２０ＭＨｚ８ＣＨでサンプリングしています。
下は前回お見せしたＰＩＣＩＯ８２Ｃ５５用のプログラムをＣＰＬＤ用に直したプログラムを実行中の画面です。
ＰＩＣＩＯは８ビットのアドレス００〜ＦＦを出力できます。
ＣＰＬＤロジアナの回路はそれ自体が独立した回路なので、そのアドレスの全範囲を自由に使うことができます。
Ｉ／Ｏとしては十分すぎる範囲なので、ＣＰＬＤに与えるコマンドはパラメータを必要としないものはアドレスを出力するだけでできてしまいます。
／ＡＤＳＥＴはＰＩＣ１８Ｆ１４Ｋ５０がアドレスを出力するためのコマンドです。
ＰＩＣ１８Ｆ１４Ｋ５０から出力されるアドレスはＣＰＬＤが動作するためのコマンドになります。
アドレス００はサンプリングデータを記録するためのＲＡＭアドレスをクリアします。
０１はサンプリング開始コマンドです。
サンプリングクロックが２０ＭＨｚなので５１２ＫＢのＲＡＭへの書き込みは瞬時に終ってしまいます。
アドレス０６はＲＡＭに記録したデータを読み出すためのＲＡＭアドレスのクリアコマンドです。
０７はＲＡＭからのデータ読み出しコマンドです。
データを１バイト読み出すたびにアドレスがインクリメントします。
／ＩＮ２はＰＩＣ１８Ｆ１４Ｋ５０がＣＰＬＤ経由でＲＡＭから読み出したデータをＵＳＢ経由で送信するようにＰＩＣ１８Ｆ１４Ｋ５０に指令するためのコマンドです。
パラメータは１回の送信バイト数です。
ＵＳＢのＨＩＤ通信は１回６４バイトしか送受信できません。
／ＩＮ２で受信できる最大データ数は６４バイトに制御データを含むため、最大６２バイトになります。
ここではその最大値の６２（３ＥＨ）を与えています。
［］付きで表示されているのが受信データです。
ＣＨ０がビット０でＣＨ７がビット７です。
読み出したデータを読んでみることにします。
最初のデータの［００］はゴミのようです。
その次の［ａ６］から［ａｅ］までの１行のデータを、ビット０だけに注目して読んでみます。
０，１，１，０，０，０，１，１，０，０，０，１，１，０，０，０，１，１，０
になります。
ビット０はＣＨ０です。
ＣＨ０にはＣＬＯＣＫ発生ボードの４ＭＨｚ出力がつながっています。
４ＭＨｚの１周期は２５０ｎｓなのでＨ、Ｌのパルスは各１２５ｎｓです。
サンプリングクロックは２０ＭＨｚなのでサンプリング周期は５０ｎｓになります。
１２５／５０＝２．５なので上の測定結果のようにＨ（１）またはＬ（０）のどちらかが２回でどちらかが３回になります。
Ｈが２回でＬが３回になっているのはたまたまサンプリングが毎回その位置になってしまったためで、測定のタイミングによってはＨが３回でＬが２回になることもあると考えられます。
Ｈ、Ｌをあわせると４ＭＨｚの１周期は２５０ｎｓなので計算と測定結果は一致しています。
もうひとつ確認してみることにします。
上と同じようにして今度はビット１だけに注目して読んでみます。
１，１，１，０，０，０，０，０，１，１，１，１，１，０，０，０，０，０，１
になります。
ビット１はＣＨ１です。
ＣＨ１にはＣＬＯＣＫ発生ボードの２ＭＨｚ出力がつながっています。
２ＭＨｚの１周期は５００ｎｓなのでＨ、Ｌのパルスは各２５０ｎｓです。
２５０／５０＝５なので今度はぴったり割り切れます。
計算結果と測定結果は一致しています。
もうひとつ確認してみたいことがあります。
上のＣＨ０とＣＨ１の結果を上下に積んで表示してみます。
０，１，１，０，０，０，１，１，０，０，０，１，１，０，０，０，１，１，０
１，１，１，０，０，０，０，０，１，１，１，１，１，０，０，０，０，０，１
すると、ＣＨ０がＨからＬになるタイミングに合わせてＣＨ１が変化していることがわかります。
これはＣＬＯＣＫ発生ボードの出力波形に合致しています。
おお。
できた。
できました！
ロジアナの基本的な動作としては、大成功です。
しかし。
これだけではロジアナと呼ぶわけにはいきません。
測定データをパルス波形として表示することができなければ、とても使い物にはなりません。
しかし、しかし。
それはまたハードルの高い作業でありました。
次回に続きます。
ＣＰＬＤ入門！［第１１２回］
２０１９．１０．１９ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る