(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１０６回］
●ＩＮ命令とＯＵＴ命令
ＩＮ命令は外部Ｉ／Ｏ装置からデータを読み込む命令です。
命令コードは”ＤＢ”です。
ＯＵＴ命令は外部Ｉ／Ｏ装置にデータを出力する命令です。
命令コードは”Ｄ３”です。
外部Ｉ／Ｏ装置と言えば、昔はプリンタかテープレコーダが定番でした。
しかしもっと広く一般的な装置の制御を考えると、さまざまなロジック回路やリレー回路が想定されます。
テープレコーダは外部記憶装置としてはすでに過去のものになってしまいましたが、プリンタは今でも使われています。
もっともそのプリンタもパソコンショップで普通に売られているプリンタは「Ｗｉｎｄｏｗｓ専用」プリンタになってしまいました。
昔のプリンタはマシン語でデータを出力できたのですが、Ｗｉｎｄｏｗｓプリンタはとてもマシン語では制御できません。
接続するのも以前はパラレルケーブル（セントロニクス接続）が標準でしたが、ＵＳＢ接続が一般的になったので、さらにマシン語での制御が困難になりました。
そんなわけで、ＣＰＵの外部装置としては、プリンタやテープレコーダは一般的ではなくなってしまいましたが、そういう特定の装置に限定せず、ＣＰＵが外部の回路からなにかの情報を受け取ったり、逆に外部に何かの情報を出力したりするときには、通常はＩＮ命令とＯＵＴ命令を使います。
しかし、ＩＮ命令やＯＵＴ命令を使わなければ外部のＩ／Ｏ回路に対して入出力はできないか、というと決してそんなことはありません。
ごく小規模な回路では、Ｉ／Ｏ回路をメモリと別の回路にするのではなく、メモリと同じアドレス空間に割り付けて、ＣＰＵから見て、あたかもメモリであるかのようにした回路構成とすることもあります（メモリマップドＩ／Ｏ）。
ただ外部回路はメモリに比べてアクセスが低速であることが多いので、そういう回路に対しては、やはりＩＮ命令やＯＵＴ命令が有利になってきます。
８０８０やＺ８０のＩＮ命令、ＯＵＴ命令はメモリに対するＭＯＶ命令、ＬＤ命令に比べて、アクセスのタイミングが１クロック以上遅く設定してあります。さらに低速のＩ／Ｏに対してはＷＡＩＴ信号の入力によって、十分なアクセス時間が得られるように考えられています。
しかしこの「つくるＣＰＵ」回路では、そこまでリアルなものを作ることが目的ではありませんから、いわばモデル的なＩＮ、ＯＵＴ命令の動作となるような回路にしてあります。
●メモリ空間は１６ビットですがＩ／Ｏは８ビットです
８０８０やＺ８０では、メモリに対しては１６ビットのアドレスを扱います。
００００〜ＦＦＦＦ（１０進数では０〜６５５３５）の範囲になります。
これに対してＩＮ命令、ＯＵＴ命令は、８ビットのアドレスを扱います。
００〜ＦＦ（１０進数では０〜２５５）の範囲です。
アドレスの指定は、ＯＰコードに続く８ビットのアドレスデータで行います。
つまりＩＮ命令、ＯＵＴ命令はアドレス部を含めると、２バイト長の命令になります。
たとえばＩ／Ｏアドレス、”１２”に対するＩＮ命令は、マシン語コードでは次のようになります。
ＤＢ１２ （ニーモニックでは、ＩＮ １２）
同じように、Ｉ／Ｏアドレス、”１２”に対するＯＵＴ命令は次のようになります。
Ｄ３１２ （ニーモニックでは、ＯＵＴ １２）
アドレスの指定はメモリと別の空間になりますが、ハード的にはメモリと同じ外部アドレスバスを使います。
メモリは１６ビットのアドレスを扱いますから外部アドレスバスはＡ０〜Ａ１５になりますが、Ｉ／Ｏの場合は８ビットですから８本のラインで間に合います。
８０８０やＺ８０ではＩ／Ｏアドレスを指定するのに、アドレスバスの下位８ビットＡ０〜Ａ７を使います。
上位８ビット、Ａ８〜Ａ１５は使いません。
８０８０やＺ８０では、ＩＮ命令やＯＵＴ命令を実行するときに使用されないＡ８〜Ａ１５にＣＰＵのステータス情報などを出力しますが、「つくるＣＰＵ」回路では、その機能は考えないことにします。
●メモリとＩ／Ｏがぶつかってしまわない理由
メモリが１６ビットのアドレス、００００〜ＦＦＦＦの全てに割り付けられているとすると、Ｉ／Ｏはいったいどこに存在することになるのでしょうか？
実は、その答えは、アドレスバスＡ０〜Ａ１５にあるのではなくて、その外にあります。
今まで個々の命令の回路について、ひとつひとつ説明をしてきましたが、ＣＰＵとその外部のメモリやＩ／Ｏとの接点についてははっきり説明してきませんでした。
それについては、近いうちにまとめて説明したいと思います。
メモリに対しては、Ａ０〜Ａ１５でアドレスを指定しただけでは、データや命令を読むことも、データを書き込むこともできません。
メモリからデータや命令を読むためには、まずＡ０〜Ａ１５にアドレスを出力します。
ＣＰＵの外に１個だけのメモリＩＣがある場合にはＡ０〜Ａ１５のアドレス線をメモリＩＣのアドレス端子にそれぞれ接続するだけでよいのですが、メモリＩＣが複数個ある場合には、Ａ０〜Ａ１５のうち、上位の何本かのラインを使って、アドレスデコード回路を作り、メモリアドレス範囲を区切って、個々のメモリＩＣに割り当てるようにします。
そのようにしたうえで、メモリからデータや命令を読み出すときには、ＭＥＭＲＤ信号をアクティブにします。
逆にメモリにデータを書き込むときには、ＭＥＭＷＲ信号をアクティブにします。
ＭＥＭＲＤ、ＭＥＭＷＲが非アクティブなときには、メモリからはなにも出力されず、またメモリには何も書き込まれることはありません。
Ｉ／Ｏも、このしくみをそのまま利用しています。
メモリと同じＡ０〜Ａ７をＩ／Ｏ回路に割り当てます（必要ならばメモリと同様に、アドレスデコード回路によって、複数のＩ／Ｏに別々のＩ／Ｏアドレスを割り当てます）。
ＩＮ命令は、Ａ０〜Ａ７にアドレスを出力したあとで、ＩＯＲＤをアクティブにします。
ＯＵＴ命令では、Ａ０〜Ａ７にアドレス（およびＤ０〜Ｄ７にデータ）を出力したあとで、ＩＯＷＲをアクティブにします。
ＩＯＲＤ、ＩＯＷＲが非アクティブなときには、Ｉ／Ｏからはなにも出力されず、またＩ／Ｏになにかが出力されることはありません。
このように、ＭＥＭＲＤ、ＭＥＭＷＲ、ＩＯＲＤ、ＩＯＷＲをアクティブ、非アクティブにすることによって、メモリやＩ／Ｏがぶつからないようにコントロールすることが可能になります。
８０８０ではＭＥＭＲＤ、ＭＥＭＷＲ、ＩＯＲＤ、ＩＯＷＲという出力信号はなくて、メモリやＩ／Ｏをアクセスするための外部回路を別に必要としていました。
Ｚ８０では８０８０に比べてずっとシンプルになりましたが、それでもＭＲＥＱ信号、ＩＯＲＱ信号とＲＤ、ＷＲから各信号を作り出す必要がありました。
しかしそんな面倒くさいところまで、オリジナルに似せてみても全く何のメリットもありませんから、「つくるＣＰＵ」では、上記の４つの信号によって、メモリ、Ｉ／Ｏのアクセスを行うように考えました。
●ＩＮ命令とＯＵＴ命令はＡレジスタだけ
８０８０には汎用のレジスタとしてＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌの７個の８ビットレジスタがあります。
ＩＮ命令を実行すると、Ｉ／Ｏから読み込まれたデータ（８ビット）はＡレジスタに入れられます。
しかし他のレジスタに読み込むことはできません。
Ｉ／Ｏからの入力データを他のレジスタに入れたいときには、ＩＮ命令で一度Ａレジスタに読み込んでから、ＭＯＶ命令で他のレジスタに移すようにします。
ＯＵＴ命令は、Ａレジスタの値をＩ／Ｏに出力します。
他のレジスタの値をＩ／Ｏに出力したいときは、ＭＯＶ命令で他のレジスタからＡレジスタに値を移してから、ＯＵＴ命令を実行します。
なおＺ８０には、Ａレジスタ以外のレジスタとＩ／Ｏとの間での入出力をするための、ＩＮ、ＯＵＴ命令があります。
●ＩＮ命令とＯＵＴ命令のタイミングチャートです
ＩＮ命令とＯＵＴ命令は前半は同じです。
前半のＭ２（Ｔ４、Ｔ５）のタイミングで、命令の次の８ビットのデータ（Ｉ／Ｏアドレス）をＷＫＬレジスタに読み込みます。
ｄ３〜ｄ０＝”０１１１”でｒｅｇＷＲをアクティブにすることで、ＷＫＬレジスタが選択され、値が書き込まれます。
ｄ３〜ｄ０＝”０１１１”はｄ３＝０にするだけです。
ｄ３〜ｄ０とレジスタの関係については、「レジスタコード表」（［第２７回］）を参照してください。
次のＭ３（Ｔ６、Ｔ７）の期間に、ＷＫレジスタの値を外部アドレスバスＡ０〜Ａ１５に出力します。
ＷＫレジスタの下位８ビット（ＷＫＬ）にしかアドレスデータを書き込んでいませんから、Ａ８〜Ａ１５には何が出力されるか不定です（その前に実行された、ＷＫレジスタを使う命令によって書き込まれた値が出力されます）。
ＩＮ、ＯＵＴ命令ではＡ８〜Ａ１５は使用されませんから、気にする必要はありません。
ＩＮ命令ではＩＯＲＤをアクティブにしてデータバスからＩ／Ｏデータを読み込み、ｒｅｇＷＲをアクティブにして、Ａレジスタに書き込みます。
Ａレジスタはｄ３〜ｄ０＝”１１１１”で選択されますから、ｄ信号については、なにもする必要はありません。ただｒｅｇＷＲをアクティブにするだけで、Ａレジスタに内部データバスの値が書き込まれます。
ＯＵＴ命令では、ｒｅｇＲＤをアクティブにして、Ａレジスタからデータをデータバスに出力したうえで、ＩＯＷＲをアクティブにします。
●ＩＮ命令とＯＵＴ命令の回路図です
ＩＯＷＲ回路にはフリップフロップがあります。
Ｉ／Ｏ回路はメモリ回路とは異なり、バスに直接接続することはあまり一般的ではありません。
ターゲットの回路とＣＰＵの間になんらかのインターフェース回路が入ります。
８０８０やＺ８０では、その目的では８２５５（８２Ｃ５５）がよく使われます。
８２Ｃ５５も初期のものに比べるとアクセスタイムはかなり速くなったのですが、それでもメモリに比べるとまだまだ遅い感じがします。
メモリも昔はアクセスタイムが遅いものしか入手できませんでした。
最近では５０ｎｓ〜７０ｎｓというＴＴＬなみの速度のものが、ごく普通に入手できるようになりました。
そこでＭＥＭＷＲについては、ｒｅｇＷＲと同じタイミングにしたのですが、さすがにＩ／Ｏに対しても同じタイミングにする、というわけにはいきません。
ＭＥＭＷＲはＴクロックの半分の長さのパルス幅にしたのですが、ＩＯＷＲはその倍は必要です。ということはＴクロック幅です。
８２Ｃ５５に対しては、ＩＯＷＲ信号は、アドレスバス信号やデータバス信号の立上り、立下りの間にきちんと入っている必要があります。
ちょっと考えると、ｒｅｇＷＲのように、ＣＬＫとＴ７、Ｔ６とのＡＮＤをとって、下図の回路にすればよいように思えます。
しかし、これはちょっとまずいのです。
クロックとＴ６、Ｔ７に遅れがなければよいのですが、それはありえません。
ＣＬＫとＴ６、Ｔ７には少なくとも５０ｎｓていどの遅れが生じます。
この遅れのために、特にＣＬＫとＴ７とのＡＮＤでは困ったことがおきてしまいます。
そのことをタイミングチャートで示します。
＊印をつけた、幅のせまいパルスが２箇所で発生する可能性があります。
このままでは、ひょっとするとＩ／Ｏへの書き込みが正しく行われない可能性があります。
こういう場合には、コンデンサでつぶすということもひとつの解決策ですが、せっかく数百個もＩＣを使っていながら、こんなところでコンデンサを使ってごまかすというのも芸の無い話に思えますので、フリップフロップを使った回路に落ち着きました。
さきほどの回路図のフリップフロップ回路の部分だけを下に示します。
Ｍ３信号がＣＬＲ端子に入っているため、フリップフロップからのＩＯＷＲ出力は、ＯＵＴ命令のＭ３の期間（Ｔ６、Ｔ７の期間）以外はＨになっています。
ＣＬＫがインバートされてフリップフロップのＣＫになっていますから、Ｔ６の中央とＴ７の中央の２度、Ｄ入力をラッチします。
Ｄ入力はＱＡ信号をインバートして入力しています。
ＱＡはＴ６のときはＬ、Ｔ７のときはＨです。Ｄ入力はその反転信号になりますが、ＩＯＷＲはさらにそのＤ入力の反転出力ですから、結局フリップフロップのＣＫ入力時のＱＡの状態がそのままＩＯＷＲ出力になります。
最初のＣＫ入力はＴ６の中央近くのときで、ＱＡはＬですから、このタイミングでＩＯＷＲ出力はＬになります。
そして次のＣＫ入力はＴ７の中央近くで、ＱＡはＨですから、このタイミングでＩＯＷＲはＨになります。
２００８．１１．４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る