本日は前々回にお約束した、ＩＮＲ／ＤＣＲのオーバフローフラグのセット、リセット回路の説明です。
この回路については前々回に回路図の写真をお見せしました。
８０８０にはオーバーフローフラグの機能がなかったことがわかってしまいましたので、この回路は削除してしまいます。
しかし、せっかく設計してしまったことですから、このままただ削除してしまうのは、いかにももったいない話ですから、その回路図を使って、（Ｚ８０のように）ＩＮＲ／ＤＣＲにもしオーバーフローフラグの機能があったならば、それはこんな回路になりますよ、という説明をいたしましょう、というのが、今回のテーマです。
前々回お見せした写真の回路図は他にもいろいろついていて、そのままではかえって理解しにくいと思いますから、余計な回路は外してしまって、ＩＮＲ／ＤＣＲのオーバーフローフラグのセット、リセットに関係する回路部分だけにして、お見せすることにしました。
●まず、ＤＣＲ回路について説明しましょう
ＤＣＲ回路の方がわかりやすいと思いますから、まず先にＤＣＲ命令でのオーバーフローフラグセット、リセット回路について説明することにします。図の下半分がＤＣＲのオーバーフローフラグ回路です。
なおこの回路図はＩＮＲ、ＤＣＲ命令の全体の動作についての回路図ではありません。
オーバーフローフラグの回路図でもありません。
ＩＮＲ、ＤＣＲ命令でオーバフローフラグのセット、リセットをする部分だけの回路図です。
前々回、ＤＣＲ命令でオーバーフローが発生するのは、命令実行後の値が７Ｆになったときである、と説明しました。
この図の回路は、その言葉通りの回路です。
ｉＢ０〜ｉＢ７は内部データバスのビット０〜ビット７です。
ここに、ＤＣＲ後のレジスタの値が出てきます。
図の左下の３入力ＡＮＤゲート２つ（７４ＨＣ１１）でビット０〜ビット５までのＡＮＤをとっています。その右上の２入力ＡＮＤゲート（７４ＨＣ０８）にはビット７を７４ＨＣ０４のインバータで反転した信号とビット６とのＡＮＤをとっています。これら３個のＡＮＤゲートの出力は、７４ＨＣ１１の残りの３入力ＡＮＤゲートでもう一度ＡＮＤをとって、その結果が出力されています。
ビット７のみが反転されて、その他のビットはそのままですから、このＡＮＤが全部成立するのは、ｉＢ０〜ｉＢ７に０１１１１１１１（７Ｆ）というコードが乗っているときだけということがわかると思います。
最終的なＡＮＤ出力は、そのままの信号と、その信号を反転したものとの２信号に分けられます。ＡＮＤが成立した方の信号は、オーバーフローしたことを示していますから、オーバーフローフラグをセットする信号（ＰＶＦｓｅｔ）になります。
一方その信号を７４ＨＣ０４で反転した信号は、コードが７Ｆ以外のときに１になります。つまり、それはオーバーフローしていないとき、ということになりますから、オーバーフローフラグをリセットする信号（ＰＶＦｒｅｓ）になります。
内部データバスｉＢ０〜ｉＢ７にはいつもＤＣＲ実行後の値が乗っているわけではありません。命令の実行にともなって、クロックごとに異なった値が往来します。つねに変動している値に対してオーバフローフラグがセットされたりリセットされたりしては使い物になりませんから、ちょうどＤＣＲ実行後の値が内部データバスに乗っているときだけ、最終段のＮＡＮＤゲートがアクティブになるように、この回路は考えてあります。
そのための信号がＤＣＲＦｓｅｔです。この信号は、ＤＣＲのメイン回路でつくられます。ＤＣＲ実行後のタイミングにあわせてＬになる信号です。負論理信号（アクティブになるときに信号がＬ）なので、７４ＨＣ０４で反転して、正論理（アクティブになるときの信号がＨ）に直して７４ＨＣ０３の入力信号にします。
●ＩＮＲ回路はこのままではわかりづらい
ＩＮＲ回路も今説明したＤＣＲ回路と考え方は全く同じです。
ＤＣＲと違うところは、ＤＣＲが命令実行後の値が７Ｆのときにオーバーフローするのに対し、ＩＮＲは命令実行後の値が８０のときにオーバーフローすることだけです。
なぜ、ＩＮＲ回路はわかりづらいのでしょう。
それは条件一致データの検出回路のせいです。
ＤＣＲはオーバーフローする条件である、内部データバスが７Ｆのときを検出するのに、ＡＮＤ回路を使いました。
ビット７のみが０で、ビット６〜ビット０が全て１のとき、という条件ですから、ＡＮＤ回路はぴったりです。
ところが、ＩＮＲ回路はこれとは全く逆の条件になります。ビット７だけが１でビット６〜ビット０が全て０のときに条件が成立します。
ＤＣＲ回路と同じ考えの回路にするならば、ビット６からビット０を全部７４ＨＣ０４で反転してからＡＮＤゲートにいれなければいけません。それはあまり賢い回路ではありません。
こういうときには、実はデータを全部反転する代わりに、図の回路のようにＯＲゲートを使って、「ＡＮＤ」と同じ働きをさせることができます。
●ＯＲゲートがＡＮＤになる？
あるていどロジック回路を学んだ方ならば、ああ、そういうことか、とすぐにおわかりだと思います。
ＯＲゲートにはじつは別の顔があるのです。
それは、「負論理のＡＮＤ」ゲートです。
上の図はわかりづらいので、「負論理のＡＮＤ」ゲートを使って描き直してみることにします。
さて、今度はどうでしょうか（ゲートの端子番号やＩＣ名称がもとの図と少し違っているのは、ゲート回路図のパーツを「既製品」で間に合わせたためです）。
こんなゲートは見たことがない、という方もいるかもしれません。
じつはこれも７４ＨＣ３２（２入力ＯＲゲート）なのです。
どこがＯＲだ？ＡＮＤじゃないか。いや、小丸がついているからＮＡＮＤか？いや、ＮＡＮＤとも違うなぁ。
これはいったい何なのか？
普通一般的な論理回路は、信号がＨ（１）のときに意味があります。
たとえばさきほどのＤＣＲ回路では、ｉＢ０が１でｉＢ１も１でｉＢ２も１のときに図の一番下の３入力ＡＮＤゲートの出力がＨになります。信号がＨ（１）のときに意味がある回路なのでこういう回路のことを正論理の回路といいます。
それとは全く逆の考え方の回路が、この２つめの図の回路です。
図の回路のように、ゲートの前や後ろに丸印がつくと、その信号はＬのときに意味があるという印になります。
ですから図の一番上のゲートの回路の意味は、ｉＢ５がＬ（０）で、ｉＢ４もＬ（０）のときだけ出力がＬになる、という「ＡＮＤ」回路なのです。
なぜ、そういう考え方ができるのでしょうか？
真理表を使って説明しましょう。