標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３３０回］

●［６］ＩＮＲ／ＤＣＲ命令回路の実装です

［第３１１回］で説明した作業です。
今回はＩＮＲ／ＤＣＲ命令の回路を実装します。
実装する部分は、こちらのシルク図で、青色で着色したところです。

●組立作業を終わったところの写真です



ＩＮＲ／ＤＣＲ命令の回路は、テストプログラムを実行して、正しく動作することを確認いたしました。
そのあたりについては、また「操作説明書」を引用する形でご紹介するつもりだったのですが、本日、まだ操作説明書のその部分が仕上がりませんでした。
ＩＮＲ／ＤＣＲ命令回路のテストについては、次回に説明することにいたします。

実際の組立作業よりも、「組立説明書」の作成作業の方がうんと手間がかかります。
そして「組立説明書」の作成作業よりも「操作説明書」の作成作業の方がもっと、もっと、もっと時間がかかってしまいます。

８０８０命令説明書が先行していますので、本日はそちらを紹介することにいたします。
［第３２７回］の続きです。

●８０８０命令説明書（２）

●［３］　１６ビット転送命令（この命令群もフラグに影響を与えません）

１２．　ＬＸＩ　Ｂ，Ｂ３Ｂ２　　　　　　コード　０１××××　　　　クロック８（１０）
　１６ビットのデータＢ２Ｂ３をペアレジスタＢＣに転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１３．　ＬＸＩ　Ｄ，Ｂ３Ｂ２　　　　　　コード　１１××××　　　　クロック８（１０）
　１６ビットのデータＢ２Ｂ３をペアレジスタＤＥに転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１４．　ＬＸＩ　Ｈ，Ｂ３Ｂ２　　　　　　コード　２１××××　　　　クロック８（１０）
　１６ビットのデータＢ２Ｂ３をペアレジスタＨＬに転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１５．　ＬＸＩ　ＳＰ，Ｂ３Ｂ２　　　　　コード　３１××××　　　　クロック８（１０）
　１６ビットのデータＢ２Ｂ３をＳＰ（スタックポインタ）に転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１６．ＬＨＬＤ　Ｂ３Ｂ２　　　　　コード　２Ａ××××　　　　　クロック２０（１６）
　Ｂ２Ｂ３で示されるメモリの内容をＬに、Ｂ２Ｂ３＋１番地のメモリの内容をＨに転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１７．　ＳＨＬＤ　Ｂ３Ｂ２　　　コード　２２××××　　　　　クロック２０（１６）
　Ｌの内容をＢ２Ｂ３で示されるメモリへ、Ｈの内容をＢ２Ｂ３＋１番地のメモリへ転送します。
　Ｂ２Ｂ３については　８．ＬＤＡ　Ｂ３Ｂ２　の説明を参照してください。

１８．　ＳＰＨＬ　　　　コード　Ｆ９　　　　　　　　　　　クロック８（５）　
　ＨＬの内容をＳＰに転送します。
　
１９．　 ＰＵＳＨ　Ｂ　　　　　コード　Ｃ５　　　　　　　　　クロック８（１１）
　ペアレジスタＢＣの内容をＳＰで示されるプッシュダウンスタックへ転送します。（ＳＰ−１）←Ｂ，（ＳＰ−２）←Ｃ　

２０．　 ＰＵＳＨ　Ｄ　　　　　コード　Ｄ５　　　　　　　　　クロック８（１１）
　ＤＥの内容をスタックに転送します。（ＳＰ−１）←Ｄ，（ＳＰ−２）←Ｅ

２１．　 ＰＵＳＨ　Ｈ　　　　　コード　Ｅ５　　　　　　　　　クロック８（１１）
　ＨＬの内容をスタックに転送します。（ＳＰ−１）←Ｈ，（ＳＰ−２）←Ｌ

２２．　ＰＵＳＨ　ＰＳＷ　　　　　　コード　Ｆ５　　　　　　　　　クロック８（１１）
　アキュムレータＡとフラグレジスタＦの内容をスタックに転送します。（ＳＰ−１）←Ａ，（ＳＰ−２）←Ｆ

２３．　 ＰＯＰ　Ｂ　　　　　　　コード　Ｃ１　　　　　　　　クロック８（１０）
　スタックのトップにあるデータがＢＣに転送されます。Ｃ←（ＳＰ）、Ｂ←（ＳＰ＋１）　

２４．　 ＰＯＰ　Ｄ　　　　　　　コード　Ｄ１　　　　　　　　クロック８（１０）
　スタックのトップにあるデータがＤＥに転送されます。Ｅ←（ＳＰ）、Ｄ←（ＳＰ＋１）　　

２５．　 ＰＯＰ　Ｈ　　　　　　　コード　Ｅ１　　　　　　　　クロック８（１０）
　スタックのトップにあるデータがＨＬに転送されます。Ｌ←（ＳＰ）、Ｈ←（ＳＰ＋１）　

２６．　 ＰＯＰ　ＰＳＷ　　　　　　　コード　Ｆ１　　　　　　　　クロック８（１０）
　スタックのトップにあるデータがＡ及びＦに転送されます。Ｆ←（ＳＰ）、Ａ←（ＳＰ＋１）　

●［４］　交換命令（この命令群もフラグに影響を与えません）

２７．　ＸＣＨＧ　　　　　コード　ＥＢ　　　　　　　　　クロック１６（４）
　ペアレジスタＤＥとＨＬの内容を交換します。

２８．　ＸＴＨＬ　　　　コード　Ｅ３　　　　　　　　クロック１６（１８）　
　スタックのトップにあるデータ（２バイト）とペアレジスタＨＬの内容を交換します。
　Ｌと（ＳＰ）、Ｈと（ＳＰ＋１）の内容を交換します。

以上の命令はフラグに影響を与えませんが、以下の命令の多くはフラグに影響を与えます。

●［８０８０のフラグ］
　　
　Ｃ　　キャリーフラグ　　　計算の結果、上位桁へのキャリー（ボロー）が発生したときにセットされる。ローティト命令でもセット、リセットされる。
　Ｚ　　ゼロフラグ　　　　　計算結果がゼロのときセット。
　Ｐ　　パリティフラグ　　１バイト内の１になっているビット数が偶数でセット、奇数でリセットされる。
　Ｓ　　サインフラグ　　　計算結果がマイナスのときセット、（８ビット目が１の数がマイナスになる。ＦＦ〜８０がマ
　　　　　　　　　　　　　　　イナス、００〜７Ｆがプラス）
Ｈ　　ハーフキャリーフラグ　（ＣＹ4）
　　　　　　　　　　　　　　算術演算のビット３とビット４との間のキャリー、ボローの有無によってＳＥＴ、ＲＥＳＥＴさ
　　　　　　　　　　　　　　れる。

◎　フラグレジスタＦにおける各フラグの位置

ｘは使用されない
　　　　　　
　なお、以下の説明では影響を受けるフラグのみ表記します。書いてないフラグは影響を受けないことを意味します。

●［５］　８ビット算術・論理演算命令

　このグループの命令はＩＮＣ，ＤＣＲ命令を除いてすべてアキュムレータ（Ａレジスタ）との間で演算されます。また、すべてフラグに影響を与えます。

２９． ＡＤＤ　r 　　　　　　コード　（表９）　　　　　クロック１０（４）
　アキュムレータＡとレジスタｒとを加算し結果をＡに入れます。
　（フラグについて）
　計算の結果、上位桁へのキャリーが発生したときＣ＝１、発生しないときはＣ＝０になります。
　計算の結果、ビット３からビット４へのキャリーが発生したときＨ＝１、発生しないときはＨ＝０になります。
　結果がゼロのときＺ＝１、ゼロではないときはＺ＝０になります。
　結果が負数のとき（８０〜ＦＦのとき）Ｓ＝１、正数のときはＳ＝０になります。
　８０８０ではＰ（パリティフラグ）も結果によってセット、リセットされますが、ＭＹＣＰＵ８０では、Ｐフラグは変化しません。

（表９）

３０．ＡＤＩ　Ｂ２ 　　　　　　コード　Ｃ６××　　　　クロック１０（７）　
　ＡとＢ２とを加算し、結果をＡに入れます。フラグについては２９．ＡＤＤ　Ａ，r と同じです。

３１．ＡＤＤ　Ｍ　　　　　コード　８６　　　　　　　クロック１０（７）
　ＡとＨＬで示されるメモリの内容とを加算し、結果をＡに入れます。フラグについては２９．ＡＤＤ　Ａ,r と同じです。

３２． ＡＤＣ　r 　　　　　　　コード　（表１０）　　　　クロック１０（４）　　　　
　ＡとレジスタｒとさらにキャリーフラグＣとを加算し結果をＡに入れます。フラグについては２９．ＡＤＤ　Ａ，r と同じです。

（表１０）

３３．ＡＣＩ　Ｂ２ 　　　　　　　コード　ＣＥ××　　　クロック１０（７）　
　ＡとＢ２とキャリーＣとを加算し、Ａに入れます。フラグについては２９．ＡＤＤ　Ａ，r と同じです。

３４．ＡＤＣ　Ｍ　　　　　　コード　８Ｅ　　　　　　クロック１０（７）
　ＡとＨＬで示されるメモリの内容とキャリーＣとを加算し、Ａに入れます。フラグについては２９．ＡＤＤＡ,r と同じです。

３５． ＳＵＢ　ｒ　　　　　　　　　　コード　（表１１）　　　クロック１０（４）
　Ａからｒを引いて結果をＡに入れます。
　（フラグについて）
　計算の結果、上位桁へのボローが発生したときＣ＝１、発生しないときはＣ＝０になります。
　計算の結果、ビット３からビット４へのボローが発生したときＨ＝１、発生しないときはＨ＝０になります。
　結果がゼロのときＺ＝１、ゼロではないときはＺ＝０になります。
　結果が負数のとき（８０〜ＦＦのとき）Ｓ＝１、正数のときはＳ＝０になります。
　８０８０ではＰ（パリティフラグ）も結果によってセット、リセットされますが、ＭＹＣＰＵ８０では、Ｐフラグは変化しません。

（表１１）

３６．　ＳＵＩ　Ｂ２　　　　　　　　　　コード　Ｄ６××　　　クロック１０（７）
　ＡからＢ２を引いて結果をＡに入れます。フラグは３５．ＳＵＢ　ｒと同じです。

３７． ＳＵＢ　Ｍ　　　　　　　コード　９６　　　　　　クロック１０（７）
　ＡからＨＬで示されるメモリの内容を引いて結果をＡに入れます。フラグは３５．ＳＵＢ　ｒと同じです。

３８．ＳＢＢ　ｒ 　　　　　コード　（表１２）　　　　　クロック１０（４）　
　Ａからｒを引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは３５．ＳＵＢ　ｒと同じです。

（表１２）

３９．ＳＢＩ　Ｂ２　　　　　　コード　ＤＥ××　　　　クロック１０（７）　
　ＡからＢ２を引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは３５．ＳＵＢ　ｒと同じです。

４０．ＳＢＢ　Ｍ　　　　コード　９Ｅ　　　　　　　クロック１０（７）　
　ＡからＨＬで示されるメモリの内容を引き、さらにキャリーＣを引いて結果をＡに入れます。フラグは３５．ＳＵＢ　ｒと同じです。

４１．ＡＮＡ　ｒ　　　　　　　　コード　（表１３）　　　　クロック１０（４）　
　Ａとレジスタｒとの論理積（ＡＮＤ）をとって結果をＡに入れます。
　（フラグについて）
　結果がゼロのときＺ＝１、ゼロではないときはＺ＝０になります。
　結果が負数のとき（８０〜ＦＦのとき）Ｓ＝１、正数のときはＳ＝０になります。
　結果のうち１のビットが偶数個あればＰ＝１、奇数個ならＰ＝０になります。
　Ｃ（キャリー）フラグとＨ（ハーフキャリー）フラグがクリアされることに注意してください。

（表１３）

４２．ＡＮＩ　Ｂ２　　　　　　　　コード　Ｅ６××　　　クロック１０（７）　
　ＡとＢ２とのＡＮＤをとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。

４３．ＡＮＡ　Ｍ　　　　　コード　Ａ６　　　　　　クロック１０（７）　　
　ＡとＨＬで示されるメモリの内容とのＡＮＤをとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。

４４． ＯＲＡ　ｒ　　　　　　　　　コード　（表１４）　　　クロック１０（４）　
　Ａとｒとの論理和（ＯＲ）をとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。

（表１４）

４５． ＯＲＩ　Ｂ２　　　　　　　　　コード　Ｆ６××　　　クロック１０（７）
　ＡとＢ２とのＯＲをとって結果をＡに入れます。フラグは、４１．ＡＮＡ　ｒと同じです。

４６．　ＯＲＡ　Ｍ　　　　　　　　　コード　Ｂ６　　　　　　クロック１０（７）　
　ＡとＨＬで示されるメモリの内容とのＯＲをとって結果をＡに入れます。フラグは、４１．ＡＮＡ　ｒと同じです。

４７． ＸＲＡ　ｒ　　　　　　　　　コード　（表１５）　　　　クロック１０（４）
　Ａとｒとの排他的論理和（Ｅｘｃｌｕｓｉｖｅ　ＯＲ）をとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。

（表１５）　

４８． ＸＲＩ　Ｂ２　　　　　　　　コード　ＥＥ××　　　　クロック１０（７）
　ＡとＢ２との排他的論理和をとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。
　
４９．ＸＲＡ　Ｍ　　　　　コード　ＡＥ　　　　　　　クロック１０（７）
　ＡとＨＬで示されるメモリの内容との排他的論理和をとって結果をＡに入れます。フラグは４１．ＡＮＡ　ｒと同じです。

５０．　ＣＭＰ　ｒ　　　　　　　　コード　（表１６）　　　　クロック１０（４）　
　Ａとｒとを比較します。具体的にはＡ−ｒを計算しその結果をフラグによって示します。しかしＳＵＢ　ｒ命令とは異なりＡの内容は変化しません。Ａ−ｒでボローが生じた時Ｃ＝１、またＡ＝ｒのときＺ＝１、Ａ−ｒがマイナスの時Ｓ＝１、Ａ−ｒの結果、ビット３からビット４へのボローがあればＨ＝１になります。
　８０８０ではＰ（パリティフラグ）も結果によってセット、リセットされますが、ＭＹＣＰＵ８０では、Ｐフラグは変化しません。

（表１６）

５１．　ＣＰＩ　Ｂ２　　　　　　　　　コード　ＦＥ××　　　　クロック１０（７）
　ＡとＢ２とを比較します。フラグは５０．ＣＰ　ｒと同じです。

５２．　ＣＭＰ　Ｍ　　　　　　コード　ＢＥ　　　　　　　クロック１０（７）
　ＡとＨＬで示されるメモリの内容とを比較します。フラグは５０．ＣＰ　ｒと同じです。

５３．　ＩＮＲ　ｒ　　　　　　　コード　（表１７）　　　　　　クロック８（５）　　　　
　レジスタｒの内容を＋１します。以下のＩＮＲ，ＤＣＲ命令ではキャリーＣは変化しません。注意して下さい。
　ビット３からビット４へのキャリーが発生したときＨ＝１、発生しないときはＨ＝０になります。
　結果がゼロのときＺ＝１、ゼロではないときはＺ＝０になります。
　結果が負数のとき（８０〜ＦＦのとき）Ｓ＝１、正数のときはＳ＝０になります。
　８０８０ではＰ（パリティフラグ）も結果によってセット、リセットされますが、ＭＹＣＰＵ８０では、Ｐフラグは変化しません。

（表１７）　

５４．　ＩＮＲ　Ｍ　　　　コード　３４　　　　　　　　クロック８（１０）
　ＨＬで示されるメモリの内容を＋１します。フラグは５３．.ＩＮＲ　ｒと同じです。

５５．　ＤＣＲ　ｒ　　　　　　　コード　（表１８）　　　　　クロック８（５）
　ｒの内容を−１します。
　ＤＣＲ命令ではキャリーＣは変化しません。注意して下さい。
　ビット３からビット４へのボローが発生したときＨ＝１、発生しないときはＨ＝０になります。
　結果がゼロのときＺ＝１、ゼロではないときはＺ＝０になります。
　結果が負数のとき（８０〜ＦＦのとき）Ｓ＝１、正数のときはＳ＝０になります。
　８０８０ではＰ（パリティフラグ）も結果によってセット、リセットされますが、ＭＹＣＰＵ８０では、Ｐフラグは変化しません。

（表１８）

５６．　ＤＣＲ　Ｍ　　　　コード　３５　　　　　　　　クロック８（１０）　
　ＨＬで示されるメモリの内容を−１します。フラグは５５．ＤＣＲ　ｒと同じです。

２００９．９．９ｕｐｌｏａｄ
２００９．９．１０「８０８０命令説明書」一部訂正

前へ
次へ
ホームページトップへ戻る