(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３４５回］
●はやくも組立が開始されました
前回ご紹介させていただいたブログ FIAT500と洗車の日々・・・(http://plaza.rakuten.co.jp/flyback/)
で、はやくもＭＹＣＰＵ８０の組立が開始されました。
ひょっとしてうまく動かなかったら、どうしよう…なんて、なんだか私の方がどきどきしてしまいます。
ああ、そうでしたか。
気がつきませんでした。
このブログを書かれているＴ様（仮にそのように呼ばせていただくことにします）は電源回路だけを先に組み立ててテストされました。
そうですよね。確かにそうしていただいた方がより安全でした。
なにしろ部品点数が多いものですから、ついつい、電源回路だけではなくて、クロック発振回路もリセット回路も全部ひとまとめにして実装するように書いてしまいました。
ここはまずはじめの一歩ですから電源回路だけを組み立てるというようにしていただいた方がいいですね。
電源回路の部品は以下の通りです。
Ｊ１ 電源ジャック（組立説明書ｐ．２０）
Ｄ２６ ダイオードＮ０４（組立説明書ｐ．１８）
Ｃ１７ 電解コンデンサ１００μＦ（組立説明書ｐ．１７）
Ｒ８９ 抵抗２．２ＫΩ（組立説明書ｐ．１６）
Ｌ２８７ 赤色ＬＥＤ（組立説明書ｐ．１８）
これだけの部品をまず実装してから、電源ジャックに、組立キットに付属している＋５Ｖ電源のプラグを差し込んで、その電源をコンセントに差せば赤色ＬＥＤが点灯するはずです。
●続いてクロック発振回路のテストをされました、が…
続いて４ＭＨｚの水晶と７４ＨＣＵ０４を取り付けて、オシロスコープで４ＭＨｚのクロックが出力されていることを確認されました。
確かに、、こんなどでかい基板なのですから、いきなり何個もＩＣをとりつけろ、と言うほうに無理がありました。
私だって、はじめてさわる基板だったなら、そのようにしたい。
自分では何回も組んでいるので、つい供給者の目線になってしまっていました。
こういう点がユーザーの立場だからこそ、見えてくるところです。
オシロスコープをお持ちではない方もみえると思いますので、そうすると、もう少し先まで実装しないと確認のしようが無い、ということも考えて、ここのところは、いくつかのＩＣなどを取り付けるように説明をしています（それだけではなくて、ほかにもわけがあります）。
じつは７４ＨＣＵ０４だけを実装しての通電テストは、ちょっとまずいのです。
そのわけにつきましては…
絶対にしてはいけないこと…（［第１３６回］）または、ところが…（［第２０６回］）をお読みください。
回路図で説明します。
回路図のなかで着色したゲートが７４ＨＣＵ０４です。
１ゲート足りませんが、未使用です（回路図にはありませんが、ｐｉｎ９をＧＮＤに落としてあります）。
緑で着色してあるゲートがクロック発振回路で使っているゲートです。
ところが他にも赤で着色したゲートが使われています。それぞれ入力の前段に別のＩＣからの出力がつながっています。
この前段のＩＣが未実装の場合、後段のゲートの入力端子がオープンになってしまいます。
ですから、ここで、７４ＨＣＵ０４だけを実装して、水晶発振の状態を確認したい、という場合には７４ＨＣＵ０４のｐｉｎ１、ｐｉｎ１１、ｐｉｎ１３に１００ＫΩの抵抗を取り付けて、抵抗の他端を＋５Ｖにつないで、＋５Ｖにプルアップしてください。
（１００ＫΩは基板裏に３本、先に実装してお送りしましたが、その分を引かずに全数入れてありますから最終的に３本は余ります）
なお、ついさきほどＴ様のブログ FIAT500と洗車の日々・・・(http://plaza.rakuten.co.jp/flyback/) を見させていただきましたら、さらに作業が進んでいました。もう［作業１］は完了です。
「端子オープンになるので、残りの部品も取り付けてからテストをします」と書いてありましたので、安心いたしました。
そのＴ様からメールをいただきました。
説明書のミスをご指摘いただきました（ご指摘のメールを有難うございました）。
さっそく下記のとおり訂正させていただきます。
（１）集合抵抗Ｂ４０は１ＫΩ５素子ですが、回路図№１のＢ４０－４、回路図№２９のＢ４０－２、Ｂ４０－３が１０ＫΩになっています。１ＫΩに訂正願います。
また組立説明書５３頁のＢ４０が１０Ｋ×５になっています。１Ｋ×５に訂正してください。
（２）回路図№２９でＲ６０－２とあるのはＲ６０－３の間違いですので訂正願います。
（３）組立説明書１６頁の抵抗部品表のうちＲ８９－３およびＲ９７（ともに１００ＫΩ）の色表示が茶黒緑金になっていますが、茶黒黄金の間違いですので訂正願います。
ご指摘感謝いたします。今後ともよろしくお願いいたします。
●［９］ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ、ＸＣＨＧ、ＳＰＨＬ、ＰＣＨＬ、ＩＮＸ、ＤＣＸ、ＸＴＨＬ、ＳＨＬＤ、ＬＨＬＤ、ＮＯＰ命令回路の動作テストです（操作説明書から）
☆☆☆前々回、前回からの続きです☆☆☆
●２２．ＳＰＨＬ、ＰＣＨＬ命令のテスト
ＭＹＣＰＵ８０組立説明書 Ⅲ組立 ［９］ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ、ＸＣＨＧ、ＳＰＨＬ、ＰＣＨＬ、ＩＮＸ、ＤＣＸ、ＸＴＨＬ、ＳＨＬＤ、ＬＨＬＤ、ＮＯＰ命令回路 の組立作業後に行う動作テストの説明です。
●２２－１． ＳＰＨＬ、ＰＣＨＬ命令のテストプログラムをメモリに書く
メモリに次のプログラムを書きます（１． メモリにデータを書き込む の説明を参考にして操作してください）。
００００ ３Ｅ００ ＭＶＩ Ａ，００
０００２ ４７ ＭＯＶ Ｂ，Ａ
０００３ ４Ｆ ＭＯＶ Ｃ，Ａ
０００４ ５７ ＭＯＶ Ｄ，Ａ
０００５ ５Ｆ ＭＯＶ Ｅ，Ａ
０００６ ２１０００１ ＬＸＩ Ｈ，＄０１００
０００９ Ｆ９ ＳＰＨＬ （８）
０００Ａ Ｅ９ ＰＣＨＬ （８）
００ＦＥ ００ ＤＢ ００
００ＦＦ ００ ＤＢ ００
０１００ ３Ｂ ＤＣＸ ＳＰ （８）ｏｒ（１２）
０１０１ ３Ｂ ＤＣＸ ＳＰ （８）ｏｒ（１２）
０１０２ Ｆ１ ＰＯＰ ＰＳＷ （８）
０１０３ ３Ｃ ＩＮＲ Ａ （８）
０１０４ Ｆ５ ＰＵＳＨ ＰＳＷ （８）
０１０５ Ｃ２０９０１ ＪＮＺ ＄０１０９ （１２）ｏｒ（８）
０１０８ ０３ ＩＮＸ Ｂ （８）ｏｒ（１２）
０１０９ ２４ ＩＮＲ Ｈ （８）
０１０Ａ Ｅ５ ＰＵＳＨ Ｈ （８）
０１０Ｂ ２１０９００ ＬＸＩ Ｈ，＄０００９ （８）
０１０Ｅ Ｅ３ ＸＴＨＬ （１６）
０１０Ｆ Ｃ９ ＲＥＴ （８）
０１ＦＥ ００ ＤＢ ００
０１ＦＦ ００ ＤＢ ００
０２００ ３Ｂ ＤＣＸ ＳＰ （８）ｏｒ（１２）
０２０１ ３Ｂ ＤＣＸ ＳＰ （８）ｏｒ（１２）
０２０２ Ｆ１ ＰＯＰ ＰＳＷ （８）
０２０３ ３Ｃ ＩＮＲ Ａ （８）
０２０４ Ｆ５ ＰＵＳＨ ＰＳＷ （８）
０２０５ Ｃ２０９０２ ＪＮＺ ＄０２０９ （１２）ｏｒ（８）
０２０８ １３ ＩＮＸ Ｄ （８）ｏｒ（１２）
０２０９ ２５ ＤＣＲ Ｈ （８）
０２０Ａ Ｃ３０Ａ０１ ＪＭＰ ＄０１０Ａ （１２）
（リスト１９） ＳＰＨＬ、ＰＣＨＬ テストプログラム
ＳＰＨＬ命令とＰＣＨＬ命令のテストプログラムです。
ＳＰＨＬはＨＬレジスタの値をＳＰ（スタックポインタ）に転送する命令です。
ＰＣＨＬはＰＣ（プログラムカウンタ）にＨＬの値を転送します。ＰＣ（プログラムカウンタ）がＨＬの値になりますから、ＨＬの値で示すアドレスにジャンプするという動作になります。
リスト１９は２つの２４ビットカウンタＢ、Ｃ、ＡとＤ、Ｅ、Ａを交互にカウントアップさせる動作をします。
Ａレジスタが共用されているため、スタックに値を退避します。
ＳＰＨＬとＰＣＨＬを使って２組のプログラムと２組のスタックを使い分けています。
ＨＬレジスタには初期値として０１００を入れています。
この０１００は「ＢＣＡ」カウンタルーチンのエントリアドレスであるとともに、スタックポインタのアドレスでもあります。
次の命令、ＳＰＨＬで、ＳＰ（スタックポインタ）に、この０１００がセットされます。
そして、さらにその次の、ＰＣＨＬ命令によって、ＰＣ（プログラムカウンタ）にも同じ０１００がセットされます。
ＰＣの値が０１００になりますから、つまり、これはＪＭＰ ０１００が実行されるのと同じことです。
したがって、処理の流れは、０１００に移ります。
０１００と０１０１にはＤＣＸ ＳＰ命令があります。
ＤＣＸ ＳＰを２回実行しますから、ＳＰの値は０１００－２で００ＦＥになります。
次にＰＯＰ ＰＳＷを実行します。
ＳＰ（スタックポインタ）に００ＦＥをセットしておいて、ＰＯＰ ＰＳＷを実行することで、００ＦＥ～００ＦＦのメモリ内容がＡレジスタとフラグレジスタに入れられます。
ＰＯＰ ＰＳＷのあと、ＩＮＲ Ａを実行して、Ａレジスタを＋１（インクリメント）します。
そして、ＰＵＳＨ ＰＳＷ命令で、＋１したあとのＡレジスタの値をまたスタックに保存します。
Ａレジスタが２５６カウントされて、００になるたびに、その上位カウンタのＢＣレジスタを＋１します。
次にＩＮＲ Ｈを実行します。Ｈレジスタが＋１されます。
ＨＬレジスタには「ＢＣＡ」カウンタルーチンを実行するために、そのエントリアドレスの０１００が入っていました。
そのＨレジスタが＋１されるとＨＬレジスタの値は、０２００になります。
０２００はもうひとつのカウンタ「ＤＥＡ」をインクリメントするためのルーチンのエントリアドレスです。
０２００～のメモリアドレスには、０１００～と同じ動作をするプログラム（対象になるレジスタだけが異なっている）が書かれています。
０１００～のプログラムを実行したあとで、次に実行するプログラムのエントリアドレスである０２００をＨＬレジスタに入れた後、ＰＵＳＨ Ｈを実行し、最後にＲＥＴを実行します。
こうすることで、０２００にジャンプしてもうひとつのカウンタルーチンが実行されることになります。
このようにして、０１００～のプログラムと０２００～のプログラムが交互に実行され、Ｂ、Ｃ、ＡレジスタとＤ、Ｅ、Ａカウンタが交互にインクリメントされることを繰り返します。
●２２－２． テストプログラムを実行する
プログラムの実行の仕方については ４． テストプログラムを実行する を参照してください。
ＲＥＳＥＴＳＷを押しながら、ディップスイッチＤＳ３－４をＯＦＦにします。その後ＲＥＳＥＴＳＷを離すとプログラムが実行されます。
プログラムが実行されると、ＤＥレジスタとＢＣレジスタは００００からカウントアップを開始します。
Ａレジスタもカウントアップを続けますが速過ぎてＬＥＤは全点灯しているようにしか見えません。
ＨＬレジスタには０１００、０２００、０００９が高速で繰り返し書き込まれるため、ＬＥＤ表示はそれらの値が合成されて見えます。
カウントアップされていく時間を計算してみます。
リスト１９の各命令の後ろに（）で示されているのが、その命令の実行クロック数です。
まずはプログラムの流れから見ていきます。
繰り返し実行される部分は０００９から後ろです。
０１００～と０２００～はカウントアップされるレジスタがＢＣであるかＤＥであるかが違っているだけであとは変わりませんから、０１００～のみの流れを見ていくことにします。
ＳＰＨＬ、ＰＣＨＬが実行されたあとは、０１００のＤＣＸ ＳＰから０１０５のＪＮＺまでは毎回実行されます。
ＪＮＺはその前のＩＮＲ Ａの結果によって分岐しますが、ＺフラグがＯＮになるのはＡレジスタか２５６回インクリメントされるうちでＡ＝００になる１回だけで、残りの２５５回はＺフラグはＯＦＦですから、ここは毎回０１０９へのジャンプが実行される、と考えます（ＩＮＸ Ｂがパスされる）。
その後は０１０９のＩＮＲ Ｈから０１０ＦのＲＥＴまでが実行されてから０００９に戻ります。
以上の流れの実行クロック数を計算します。
８＋８＋１２［＊注］＋８＋８＋８＋８＋１２＋８＋８＋８＋１６＋８＝１２０
［＊注］０１０１のＤＣＸ ＳＰは８クロックなのに０１００のＤＣＸ ＳＰは１２クロックになっています。
ＤＣＸ命令は下位レジスタから上位レジスタへのボローが発生するときだけ１２クロックで、それ以外は８クロックです。
０１００のときのＳＰには０１００が入っていてこれを－１しますから、必ずボローが発生します（０１００→００ＦＦ）。それが０１００のＤＣＸ ＳＰのクロック数が１２になっている理由です。
１２０クロックでＡレジスタが＋１されます。
Ａレジスタが２５６回インクリメントされる度に、ＢＣレジスタが＋１されます。
ＢＣレジスタが＋１される時間を求めてみます。
実行クロック数は
１２０×２５６－４＋８＝３０７２４クロック
になります（－４は２５６回に１回ＪＮＺが８クロックになるための補正です。＋８はＩＮＸ Ｂの実行クロックです）。
じつは、ＢＣレジスタは３０７２４クロックごとにインクリメントされるのではなくて、０１００～のＢＣレジスタのインクリメントルーチンと０２００～のＤＥレジスタのインクリメントルーチンは交互に実行されます。
したがってＢＣレジスタのインクリメントは（ＤＥレジスタのインクリメントも同じ）、０１００～と０２００～の実行クロック数の合計ごとに行われることになります。
０２００～のルーチンは最後のＪＭＰ ＄０１０Ａのクロック数だけ余分にかかります。
ですから０２００～の実行クロック数は
（１２０＋１２）×２５６－４＋８＝３３７９６になります。
したがってＢＣレジスタまたはＤＥレジスタが＋１されるときの実行クロック数は、３０７２４＋３３７９６＝６４５２０クロックになります。
１クロックは０．５μｓですから、実行時間は
６４５２０×０．５＝３２２６０μｓ になります。
約３２ｍｓごとにＣレジスタ（またはＥレジスタ）がカウントアップされるので、ＬＥＤ表示の様子は、上位ビットは点滅して見えても下位数ビットは全点灯しているようにしか見えません。
そこで、次にＢレジスタ（Ｄレジスタ）が＋１される時間を計算してみます。
Ｃレジスタ（Ｅレジスタ）が２５６カウントされるごとにＢレジスタ（Ｄレジスタ）が＋１されるのですから、その実行時間は、
３２．２６０×２５６＋０．００２×２＝８２５８．５６４ｍｓになります。
＋０．００２×２は、Ｂレジスタ（Ｄレジスタ）が＋１されるときは、Ｃレジスタ（Ｅレジスタ）からの繰り上がりが発生しているわけですから、そのときのＩＮＸ命令で余計にかかる２μｓです。交互に１回ずつの合計ですから、その２倍です（ＩＮＸもＤＣＸと同じように、下位レジスタから上位レジスタへの繰り上がりがあるときは４クロック長くなります）。
以上の計算から、Ｂレジスタ（Ｄレジスタ）は約８秒ごとに＋１されます。
☆☆☆操作説明書には図はありますが画像（基板の写真）はありません。でもせっかくのホームページですから、写真もＵＰいたします。☆☆☆
●テストプログラムを実行中の写真です
プログラムを実行すると、ＤＥレジスタとＢＣレジスタがカウントアップされますがＥレジスタ、Ｃレジスタの下位２～３ビットくらいは速すぎて全点灯しているように見えます。
ＤＥレジスタとＢＣレジスタの値は同じです。
写真では１５ＤＦに見えますが下位３ビットは割り引いて考えます。
ですからＢレジスタは１５ですがＣレジスタはＤ８とします。
Ｃレジスタの値のＤ８を１０進数に直すと２１６になります。
Ｃレジスタは３２．２６ｍｓごとに＋１されますから
２１６×３２．２６＝６９６８．１６ｍｓです。
Ｂレジスタの値の１５を１０進数に直すと２１になります。
Ｂレジスタは８２５８．５６４ｍｓごとに＋１されますから
２１×８２５８．５６４＝１７３４２９．８４４ｍｓです。
６９６８．１６＋１７３４２９．８４４＝１８０３９８．００４ｍｓですから１８０．３９８秒です。
１８０秒は３分ですからストップウォッチの表示とぴったり一致しています。
なおこのＳＰＨＬ、ＰＣＨＬ テストプログラムについては、当社ホームページの
「つくるＣＰＵ［第１６３回］」（http://www.alles.or.jp~thisida/mycpu163.html）～「つくるＣＰＵ［第１６５回］」（http://www.alles.or.jp~thisida/mycpu165.html）
でも説明をしています。
２００９．９．２７ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る