(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４１８回］
●ＰＩＣ１８Ｆ４５５０の間接アドレッシング
このところの何回かにわたってＰＩＣの間接アドレッシングについて説明してきましたので、大体のところはおわかりいただけたかと思います。
８０８０ではメモリの間接アドレッシングにはＨＬレジスタを使い、「Ｍ」というバーチャルなレジスタにアクセスすると、ＨＬレジスタで示されたメモリにアクセスする、という仕組みになっていました。
８０８０アセンブラではＭと表記しますが、Ｚ８０アセンブラでは（ＨＬ）と書きます。
いずれもＡレジスタやＢレジスタと同じような「レジスタ」として扱われますが、Ｍや（ＨＬ）という「レジスタ」がＣＰＵ内部にあるのではなくて、あくまでバーチャル（仮想的）なレジスタです。
ＰＩＣの場合には、８０８０におけるＨＬレジスタとＭに相当するものとして、ＦＳＲレジスタとＩＮＤＦレジスタを使ってデータメモリの間接アドレッシングを行います。
８０８０のＭがバーチャルなレジスタであったのと全く同様に、ＩＮＤＦレジスタもデータメモリ上に割り付けてありますが、そのメモリアドレスに実際に存在する「レジスタ」ではなくて、バーチャル（仮想的）なレジスタです。
ＰＩＣ１６Ｆ８８などでは、ＦＳＲとＩＮＤＦは１組しかありませんが、ＰＩＣ１８Ｆ４５５０では、なんと３組もあります。
しかもメモリアドレスを格納するＦＳＲレジスタは、ＦＳＲＨとＦＳＲＬのペアになっていて、ＰＩＣ１８Ｆ４５５０のデータメモリの全範囲（０００〜ＦＦＦ）をアクセスすることができます。
ただし、ＰＩＣ１８Ｆ４５５０のＦＳＲＨ、ＦＳＲＬペアレジスタは１２ビットのアドレスを格納できますから、上記のように０００〜ＦＦＦの範囲をアクセスできるのですが、ＰＩＣ１８Ｆ４５５０のデータメモリは０００〜７ＦＦの２ＫＢしか実装されていませんから、８００〜の範囲をアクセスしても実際にメモリとして利用することはできません。
ただ最後のＦ６０〜ＦＦＦはシステム用のレジスタエリアになっていますから、この範囲をアクセスすることは可能です（可能ですけれど、この範囲を間接アドレッシングすることにメリットがあるか、というとそれは疑問です）。
ＰＩＣ１８Ｆ４５５０では下記の３組のレジスタを使ってデータメモリの間接アドレッシングを行います。
ＦＳＲ０Ｈ、ＦＳＲ０Ｌ、ＩＮＤＦ０
ＦＳＲ１Ｈ、ＦＳＲ１Ｌ、ＩＮＤＦ１
ＦＳＴ２Ｈ、ＦＳＲ２Ｌ、ＩＮＤＦ２
ＰＩＣ１６Ｆ８８では、ＦＳＲレジスタにメモリアドレスを設定するのに、
ｍｏｖｌｗ ２０
ｍｏｖｗｆ ＦＳＲ
のようにしました（実際には、ＰＩＣ１６Ｆ８８のデータレジスタは０００〜１ＦＦなので、ＦＳＲレジスタの８ビットだけでは足りません。不足する最上位の１ビットはＳＴＡＴＵＳレジスタのＩＲＰビットを使って指定します）。
ＰＩＣ１８Ｆ４５５０の場合でも、ＰＩＣ１６Ｆ８８などと同じように、ｍｏｖｌｗを使って、
ｍｏｖｌｗ ５０
ｍｏｖｗｆ ＦＳＲ０Ｌ
ｍｏｖｌｗ ０３
ｍｏｖｗｆ ＦＳＲ０Ｈ
というようにすることができます（ＦＳＲ０レジスタペアにメモリアドレス０３５０を設定）。
しかしＰＩＣ１８Ｆ４５５０は、ＰＩＣ１６Ｆにはなかった命令が追加されていて、その追加された命令の中には、ＦＳＲに関するものもいくつか含まれています。
そのうちの１つにＬＦＳＲ命令があります。
●ＬＦＳＲ命令
ＦＳＲレジスタペアにデータメモリアドレスを書き込む命令です。
これは便利な命令です。
ｍｏｖｌｗを使う前述の方法だと４ステップも必要だったところが、わずか１命令でできてしまいます。
［出典］Ｍｉｃｒｏｃｈｉｐ社ＰＩＣ１８Ｆ４５５０ＤａｔａＳｈｅｅｔ
たとえばＦＳＲ１Ｈ、ＦＳＲ１Ｌにデータメモリアドレスの０１２３を設定するには、
ｌｆｓｒ １，１２３
と書けばよいのです。
おお、これは８０８０のＬＸＩ Ｈ命令と全く同じですね。
ＦＳＲ０、ＦＳＲ１、ＦＳＲ２の各レジスタペアに対して、ｌｆｓｒ ０、ｌｆｓｒ １、ｌｆｓｒ ２の３通りの命令があります。
●ＰＯＳＴＩＮＣ０…奇妙だけれども便利な「レジスタ」
ＰＩＣ１８Ｆ４５５０の間接アドレッシングには奇妙な「レジスタ群」があります。
今までずっと説明してきたＩＮＤＦレジスタの進化形のようなレジスタです。
ＰＯＳＴＩＮＣ、ＰＯＳＴＤＥＣ、ＰＲＥＩＮＣ、ＰＬＵＳＷの各のレジスタです。
実際には、ＦＳＲ０、ＦＳＲ１、ＦＳＲ２と組になっていて、
ＰＯＳＴＩＮＣ０、ＰＯＳＴＤＥＣ０、ＰＲＥＩＮＣ０、ＰＬＵＳＷ０
ＰＯＳＴＩＮＣ１、ＰＯＳＴＤＥＣ１、ＰＲＥＩＮＣ１、ＰＬＵＳＷ１
ＰＯＳＴＩＮＣ２、ＰＯＳＴＤＥＣ２、ＰＲＥＩＮＣ２、ＰＬＵＳＷ２
の３組のレジスタ群があります。
この全てがＩＮＤＦレジスタの代わりというか、ＩＮＤＦレジスタそのものとして間接アドレッシングに使われます。
たとえば、ＦＳＲ０Ｈ、ＦＳＲ０Ｌレジスタペアに０４５７というデータアドレスがセットされているときに、
ｍｏｖｗｆ ＩＮＤＦ０
という命令を書くと、ｗレジスタの値がデータメモリの０４５７番地に書き込まれます。
それと全く同じ使い方で、
ｍｏｖｗｆ ＰＯＳＴＩＮＣ０
と書くと、同じようにｗレジスタの値がデータメモリの０４５７番地に書き込まれます。
しかしＰＯＳＴＩＮＣ０は、それだけではないのです。
ＩＮＤＦ０を使った場合ＦＳＲ０レジスタは変化しませんから、たとえば連続するいくつかのデータメモリに値を格納したり、読み出したりする場合には、さきほどのｍｏｖｗｆ ＩＮＤＦ０（またはｍｏｖｆ ＩＮＤＦ０，ｗ）に続けて、
ｉｎｃｆ ＦＳＲ０Ｌ
を書かなければなりません。
ところがＦＳＲ０Ｌは８ビットのレジスタですから、メモリバンクの境を越えるようなメモリアドレスを連続でアクセスするためには、
ｉｎｃｆｓｚ ＦＳＲ０Ｌ …ＦＳＲ０Ｌを＋１し、もし結果が０なら次の１命令をスキップする
ｇｏｔｏ ｘｘｘｘ …処理を繰り返す
ｉｎｃｆ ＦＳＲ０Ｈ …上位アドレスを＋１する
というような命令を付け加える必要が出てきてしまいます。
そこのところが、ＰＯＳＴＩＮＣを使うと一気に済んでしまうのです。
ｍｏｖｗｆ ＰＯＳＴＩＮＣ０
のように使うと、ｗレジスタの値をＦＳＲ０レジスタペアで指定するメモリアドレスに書き込んだあと、「オートマチックに」ＦＳＲ０レジスタペアがインクリメント（＋１）されるのです。
このインクリメントはＦＳＲｎＨとＦＳＲｎＬを分けて行うのではなく、ＦＳＲｎＨとＦＳＲｎＬをつないだ形でおこなわれますから、ｉｎｃｆ ＦＳＲ０Ｌなどのさきほどの例のように、メモリバンクの境で上位アドレスのインクリメントに気を使う必要はありません。
たとえば０１ＦＦから０２００へのインクリメントも問題なくこなしてくれます。
おお、このインクリメントの部分は、８０８０のＩＮＸ Ｈ命令と同じ動作ですね。
すると。
そうです。
ＰＯＳＴＤＥＣは、間接メモリアクセス後に、ＦＳＲレジスタペアの値をデクリメントします。
そして、ＰＲＥＩＮＣは、ＦＳＲレジスタペアを「先に」インクリメントしてから、間接メモリアクセスを行います。
さて、最後の、ＰＬＵＳＷですが、これはちょっと「やりすぎ」だと思います。
ＰＲＥＩＮＣなのですが、さらにアドレスにｗレジスタのゲタをはかせます。
ううう。
これは使ったことがありませんから（使う気にならない）、解釈に誤りがあるかもしれませんが、Ｚ８０のＩＸ、ＩＹレジスタを使った間接アドレッシングのような使い方になるのでは、と思います。
ＩＸ＋ｄのｄに相当する「オフセット」がｗレジスタによって与えられるということのようです。
んでも、１つしかないｗレジスタをオフセット指定に使ってしまったら、それで一体なにができるのでしょうかねぇ…。
ちょっと理解に苦しみます。
まあそんな面倒なものは置くとして、しかし、ＰＯＳＴＩＮＣとＰＯＳＴＤＥＣはなかなか気の利いた機能だと思います。
これがｉｎｓｔｒｕｃｔｉｏｎではなくて、ｒｅｇｉｓｔｅｒ（しかもバーチャルな！）だというあたりが、いかにもＰＩＣだなあ、という気がします。
参考までに、ＰＩＣ１８Ｆ４５５０Ｄａｔａｓｈｅｅｔの、ＩＮＤＩＲＥＣＴ ＡＤＤＲＥＳＳＩＮＧ（間接メモリアクセス）の説明部分です。
［出典］Ｍｉｃｒｏｃｈｉｐ社ＰＩＣ１８Ｆ４５５０ＤａｔａＳｈｅｅｔ
［追記１０．１．１４］
余計なことかもしれませんが念のため。
Ｆｉｇｕｒｅ５−７はちょっと不適切です。これじゃ誤解してしまいます。
ＰＩＣ１８Ｆ４５５０は、Ｂａｎｋ８〜Ｂａｎｋ１４にはＲＡＭを実装していませんから、「ｄｉｒｅｃｔ」であろうと「ｉｎｄｉｒｅｃｔ」であろうと、その間をアクセスしても全く無意味です。
またＢａｎｋ１５についても、Ｆ００〜Ｆ５Ｆはアクセスしても無意味だと思います（確認はしていませんが）。
Ｆｉｇｕｒｅ５−７の使用例は、Ｂａｎｋ０〜Ｂａｎｋ７の全範囲を対象にしてアクセスするときには、「ｊｕｓｔ ａ ｃｏｎｖｅｎｉｅｎｔ ｗａｙ」であろうかと思います。
２０１０．１．１３ｕｐｌｏａｄ
２０１０．１．１４追記
前へ
次へ
ホームページトップへ戻る