(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第６２回］
●ＪＭＰ命令の回路図です
回路図の右下あたりがごちゃごちゃしています。
じつはこれは条件ＪＭＰ命令（ＪＰ Ｚ、ＪＰ ＮＺなど）の回路です。
ＪＭＰ命令と条件ＪＭＰ命令はほとんど同じ動作なので、回路はＯＲで共通にしてあります。
条件ＪＭＰ命令については、ＪＭＰ命令の説明が済んだら、その次に説明しますから、いまのところはこの部分は無視していてください。
右上でＰＣｔｏＲｅｇ１６という信号をアクティブにしています。
ＰＣｔｏＲｅｇ１６はプログラムカウンタで示されるメモリアドレスのデータを読んで、１６ビットレジスタの下位レジスタにその値を書き込み、続いてその次のメモリアドレスのデータを読んで、上位レジスタに書き込む回路です。
図の左下にその部分があります。
［第６１回］のＪＭＰ命令のタイミングチャートのＭ２、Ｍ３の部分の働きをする回路です。
ＰＣｓｅｌ信号はＯＰコードフェッチサイクルでは必ずアクティブにする信号で、ＰＣ（プログラムカウンタ）の値を外部アドレスバスに出力し、ＭＥＭＲＤをアクティブにするとともに、外部データバスに出力されたメモリの値を内部データバスに読み込むところまでが、この信号をアクティブにするだけで実行されます。
Ｔ４、Ｔ６でｒｅｇＷＲをアクティブにして、内部データバスの値をレジスタに書き込みます。
ｒｅｇＷＲはｄ３〜ｄ０で指定したレジスタに値を書き込みますが、レジスタの下位、上位を切り替えるｄ０以外みあたりません。
その部分は回路図の右上にあります。
ｄ３を０にしています。
ｄ３だけが０ですから、ｄ３〜ｄ０＝”０１１１”、”０１１０”になって、ワークレジスタＷＫＬ、ＷＫＨが選択されます。
ｓ３は、このあとのＭ４、Ｍ５のときに、ＷＫＬ、ＷＫＨからデータを読み出して、プログラムカウンタＰＣＬ、ＰＣＨに書き込むときに、ＷＫＬ、ＷＫＨを選択するために、Ｗ２（Ｍ４＋Ｍ５）でｓ３＝０にしています。
ｄ３については、Ｍ２、Ｍ３がＷＫＬ、ＷＫＨへの書き込み、Ｍ４、Ｍ５がＰＣＬ、ＰＣＨへの書き込みで、全期間を通じてｄ３＝０になります。
ｓ３については、Ｍ４、Ｍ５でＷＫＬ、ＷＫＨからの読み出しを行うためにｓ３＝０にすることが必要ですが、Ｍ２、Ｍ３の期間はｓ３〜ｓ０に関係無く、ＰＣｓｅｌ信号だけでメモリから内部データバスにデータを読み込みますから、Ｍ２、Ｍ３の期間はｓ３〜ｓ０を設定する必要はありません。
Ｍ４、Ｍ５の期間（Ｗ２）にＳＰＬ、ＳＰＨにデータを書き込みますから、ｄ２＝０にします（すでにｄ３＝０ですから、ｄ３〜ｄ０＝”００１１”、”００１０”でＰＣＬ、ＰＣＨが選択されます）。
●２番目の基板にＩＣを取り付けました
まだＩＣを取り付けただけです。
回路を見直したことで、かなりＩＣが減りました（２０個ぐらい減りました）。
その分追加配線が山ほど必要になってしまいました。
完成まで、しばらくかかりそうです。
こちらは半田面です。
いまはまだ追加配線もしていませんから、きれいなものですが、多分追加配線でぐちゃぐちゃになってしまうと思います。
２００８．９．９ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る