(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第７３回］
●回路図の訂正（の続き）です
せっかく［第４５回］で追加した、ＭＥＭＷＲのためのフリップフロップ回路は、結局削除してしまいました。
前回お話したＷＫＨレジスタが書き換えられてしまうトラブルの原因を追求する過程で、どうもフリップフロップはいかにも危なっかしい、という気がしてきて、トラブルの原因かどうかは別として、とりあえず外してみることにしました。
結局、トラブルの原因はフリップフロップではなくて、前回説明しましたように、ｄ３〜ｄ０の立ち上がりの遅れが原因だったことがわかりましたが、よくよく考えてみると、わざわざフリップフロップ回路を使わなくても、ＭＯＶ回路にＨＬｓｅｌとｄａｔａＯＵＴを出力するゲートを追加しておけばよいだけの話ですし、その後に２枚目の基板について確認作業を進めていくと、ＨＬｓｅｌとｄａｔａＯＵＴを伴うＭＥＭＷＲはそれほど多くはないことがわかってきました。
それならば、ＭＯＶ命令の回路など、必要な部分にＨＬｓｅｌとｄａｔａＯＵＴの出力回路を追加しておくというのも、まんざらまずい選択でもなさそう、という結論になったので、削除してしまったのです。
ということで、またまた変更になってしまったＭＯＶ、ＭＶＩ命令の回路図です。
追加したのは、右上と右下のＨＬｓｅｌとｄａｔａＯＵＴの出力回路です。
右下はＭＶＩ （Ｍ），Ｉ８の回路で、ｄ２〜ｄ０＝”１１０”をデコードしてｒｅｇＲＤを出力していましたので、ここにＨＬｓｅｌとｄａｔａＯＵＴ出力のための７４ＨＣ０５ゲートを追加しただけです。
右上は、新たに、ｄ２〜ｄ０＝”１１０”のデコード信号を使ってＨＬｓｅｌとｄａｔａＯＵＴ出力を追加しました。
うーん。
二転三転した結果こんなところに落ち着きましたが、これだけの回路の追加で済んでしまうのなら、フリップフロップよりもうんと安全ですし、やっぱりこの方がいいですね。
なお前回は、速度を要求されるＣＰＵ回路では７４ＨＣ０３や７４ＨＣ０５の代わりに、全部を７４ＨＣ１２６に置き換えてしまわなければならない、などと書きましたが、回路によっては７４ＨＣ０３や７４ＨＣ０５のままでも問題はありません。
ただ今回問題になったｒｅｇＷＲの回路は、本来はｄ３〜ｄ０の出力を７４ＨＣ１２６にすべきです。
もともとＯＰコードのビットをもとにしているところでは７４ＨＣ１２６を使っていますから、そうではなくて、７４ＨＣ０３や７４ＨＣ０５からの出力になっているところは７４ＨＣ１２６に変更したほうが本当はいいでしょう。
でも今回は、試作ですし、高速で動作させる、というよりも、ステップ動作や、回路の動作が目で見える程度の低速クロックで動作させる、というほうが目的にかなっているとも思いますから、わざわざ７４ＨＣ１２６に変更するまでのことはなく、今回のように、ｒｅｇＷＲ信号のはばをせばめる、という対策でよいのでは、と思います。
それにしても、前回写真でお見せした、ｄ０信号の立ち上がりの遅れは、ちょっときびしい感じです。
ひょっとすると２００ｎｓくらいはありそうで、すると前回説明したｒｅｇＷＲパルスについての対策をもってしても、この部分については、４ＭＨｚはちょっとクリアできそうにありません。
多分２ＭＨｚに落とさなければだめだと思います。
まあ、高性能ＣＰＵを作ろう、などというコンセプトではありませんから、それならそれでもよいのでは、ありませんか？
２００８．９．２０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る