ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＵＳＢインターフェースを内蔵したＰＩＣを使ってＷｉｎｄｏｗｓパソコンで外部回路を制御するための各種Ｉ／Ｏ基板の製作記事です。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第１５１回］
●ＰＩＣＵＳＢＩＯ−０３（１００）ＥＵＳＡＲＴ（２）非同期モード（１）非同期送信
ＥＵＳＡＲＴの２回目です。
ＥＵＳＡＲＴには同期と非同期の２種があります。
まずはそのうちの非同期から説明をします。
先に非同期送信から始めますがその前に非同期モードについての概略説明があります。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●非同期モード
ＥＵＳＡＲＴ送受信データは標準的なｎｏｎ−ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ（ＮＲＺ）フォーマットです。
ＮＲＺでは２つの状態があります。
ＶｏＨマークはデータビットが’１’の状態を示し、ＶｏＬスペースはデータビットが’０’の状態を示します。
ＮＲＺでは送信されるデータの各ビットの出力レベルが元のデータの各ビットと一致していて、中間のレベルはありません。
ＮＲＺ送信ポートのアイドルはマークの状態です。
各文字データの送信は１ビットのスタートビットで始まりその後に８ビットのデータが続き最後に１ビットかまたはそれ以上のビット数のストップビットで終ります。
スタートビットはスペースでストップビットはマークです。
送信データの各ビットの長さは１／ボーレートです。
内蔵している専用の８ビット／１６ビットボーレートジェネレータはシステムクロックからボーレート周波数を作り出すのに使われます。
ＥＵＳＡＲＴの送受信はＬＳＢ（最下位ビット）が先頭です。
ＥＵＳＡＲＴの送信モジュールと受信モジュールは独立して動作しますがデータフォーマットやボーレートは共有しています。
パリティはハードウェアではサポートされませんがソフトウェアで９番目のデータビットをパリティビットにすることができます（本稿では９ビットモードは扱いません）。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●非同期送信
ＥＵＳＡＲＴ送信ブロックは前回お見せしました。
送信回路の中心はシリアル送信シフトレジスタ（ＴＳＲ）です。
ＴＳＲはソフトウェアで直接アクセスすることはできません。
ＴＳＲは送信バッファＴＸＲＥＧレジスタから送信データを受け取ります。
●送信を可能にする
次の３つのコントロールビットによってＥＵＳＡＲＴ非同期送信が可能になります。
・ＴＸＥＮ＝１
・ＳＹＮＣ＝０
・ＳＰＥＮ＝１
その他のＥＵＳＡＲＴコントロールビットについてはそれぞれ必要な設定を行ないます。
ＴＸＳＴＡレジスタのＴＸＥＮビットをセットすることでＥＵＳＡＲＴの送信回路がイネーブルになります。
ＴＸＳＴＡレジスタのＳＹＮＣビットをクリアするとＥＵＳＡＲＴが非同期通信モードになります。
ＲＣＳＴＡレジスタのＳＰＥＮビットをセットすることでＥＵＳＡＲＴモジュールがイネーブルになるとともにＴＸ／ＣＫ Ｉ／Ｏ端子が自動的に出力になります。
ＴＸ／ＣＫ端子がアナログ回路と端子を共用している場合にはＡＮＳＥＬの対応するビットをクリアしてアナログＩ／Ｏをディスイネーブルにする必要があります。
ＰＩＣ１８Ｆ１３Ｋ５０の場合ＴＸ／ＣＫはアナログとは端子を共用していませんがＲＸ／ＤＴはアナログと端子を共用しています。
ＮＯＴＥ１：ＳＰＥＮビットをセットするとＲＸ／ＤＴ Ｉ／Ｏ端子は対応するＴＲＩＳビットの状態に関係なくまたＥＵＳＡＲＴ受信がイネーブルかどうかに関係なく自動的に入力になります。
ＲＸ／ＤＸ端子のデータは通常のＰＯＲＴリードによって読み出すことができますがＰＯＲＴ出力はできません。
ＮＯＴＥ２：ＴＸＥＮビットをセットするとＴＸＩＦ送信割込みフラグがセットされます。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●送信データ
送信は文字データをＴＸＲＥＧレジスタに書き込むことで開始されます。
そのデータが最初のデータであるか、その前のデータがＴＳＲから完全に送出されていれば、ＴＸＲＥＧのデータは直ちにＴＳＲレジスタに送られます。
もしもＴＳＲに前のデータが一部でも残っていれば前のデータのストップビットが送信されるまで新しいデータはＴＸＲＥＧに保持されます。
ＴＸＲＥＧに保持されたデータはストップビットが送信された後すぐにＴＳＲに送られます。
スタートビット、データビット、ストップビットの送信はＴＸＲＥＧからＴＳＲにデータが送られた後すぐに開始されます。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●送信データの極性
送信データの極性はＢＡＵＤＣＯＮレジスタのＣＫＴＸＰビットで設定できます。
デフォルトではこのビットは’０’で送信アイドルおよびデータは正論理です。
ＣＫＴＸＰビットを’１’にすると送信データは反転され送信アイドルおよびデータは負論理になります。
ＣＫＴＸＰビットによる送信データの極性の設定は非同期モードに限られます。
同期モードでのＣＫＴＸＰビットは別の役割になります。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●送信割込みフラグ
ＰＩＲ１レジスタのＴＸＩＦ割込みフラグビットはＥＵＳＡＲＴ送信がイネーブルでＴＸＲＥＧに送信データが無いときにセットされます。
別の言い方をすれば、ＴＸＩＦビットはＴＳＲがビジーで（まだ送信データが残っていて）新しい送信データがＴＸＲＥＧに送信待ち状態で保持されているとき以外はクリアされません。
原文のＴｈｅ ＴＸＩＦ ｆｌａｇ ｂｉｔ ｉｓ ｎｏｔ ｃｌｅａｒｄ．．．ｒｅｔｕｒｎ ｉｎｖａｌｉｄ ｒｅｓｕｌｔｓ．はマシン語プログラムでの命令実行サイクルについてのコメントです。
ＢＡＳＩＣプログラムでは意識する必要はありません。
ＴＸＩＦビットはリードオンリーです。
ソフトウェアでセット、リセットすることはできません。
ＴＸＩＦ割込みはＰＩＥ１レジスタのＴＸＩＥ割込みイネーブルビットをセットすることで可能になります。
しかし、ＴＸＩＦフラグビットはＴＸＩＥビットの状態に関係なくＴＸＲＥＧが空であればいつでもセットされます。
今のところＰＩＣＵＳＢＩＯ用ＢＡＳＩＣインタプリタではＥＵＳＡＲＴ通信の割込みは使わないつもりですので、割り込みについての説明は省略します。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●ＴＳＲステータス
ＴＸＳＴＡレジスタのＴＲＭＴビットによってＴＳＲレジスタの状態を知ることができます。
ＴＲＭＴはリードオンリーです。
ＴＲＭＴビットはＴＳＲレジスタが空のときにセットされ、ＴＸＲＥＧからデータがＴＳＲレジスタに送られるとクリアされます。
ＴＲＭＴビットはＴＳＲレジスタから全てのビットがシフトアウトされるまでクリアされたままになります。
ＴＲＭＴビットをソフトウェアで読むことでＴＳＲの状態を知ることができます。
Ｎｏｔｅ：ＴＳＲレジスタはデータメモリにマッピングされていませんからユーザーが直接アクセスすることはできません。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
●非同期送信のセットアップ
１．ＳＰＢＲＧＨ：ＳＰＢＲＧレジスタペアとＢＲＧＨおよびＢＲＧ１６ビットを設定することで必要なボーレートを決定します。
２．ＳＹＮＣビットをクリアしＳＰＥＮビットをセットすることで非同期シリアルポートをイネーブルにします。
３．省略
４．送信データの極性を反転させたいときにはＣＫＴＸＰビットをセットします。
５．ＴＸＥＮビットをセットすることで送信をイネーブルにします。ＴＸＥＮをセットするとＴＸＩＦ割込みフラグビットがセットされます。
６．割込みについての説明です。ここは省略します。
７．９ビットモードについての説明です。ここは省略します。
８．８ビットのデータをＴＸＲＥＧレジスタにロードします。これによって送信が開始されます。
下は非同期送信のタイミング図です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
下は非同期送信に関係するレジスタです。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
−未記載のところは’０’が読み出されます。
アミがかかっているところは非同期送信では使われません。
ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ［第１５１回］
２０２３．１．９ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る