２０２６．９．１７
前へ
次へ
ホームページトップへ戻る


［新連載開始］Ｗ６５Ｃ０２マイコンボードの製作
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
私としてはＷ６５Ｃ０２をさわるのは全く初めてです。何から何まで未経験です。さてどうなりますでしょうか。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜

［第７５回］



●８２Ｃ５５が動きました！（６）

前回は８２Ｃ５５−２のデータシートを確認した結果Ｗ６５Ｃ０２に８２Ｃ５５を接続する場合にはＣＰＵクロックを４ＭＨｚまで落としてもＷＲ信号の最低パルス幅に満たないことがわかりました。
それでも作成したテストプログラムは誤動作することなく一応は安定して動作しました。
メーカーとしてはおそらく規格値よりはある程度余裕を持ったものとして製造すると推測されそのために多少規格外の値であっても許容してくれるのだろうと勝手に都合よく解釈しています。
ということだと勝手に解釈しますとそれならば一体どの位のクロックまで動作してくれるのだろうかとこれまた勝手に期待が膨らんでしまいます。
そういうことになりますとそこはやっぱり試してみないわけにはいきませんでしょう。
で。
倍の８ＭＨｚで試してみましたら。
おお。
動くじゃありませんか。
それならばということで３倍の１２ＭＨｚにしてみましたら。
なんと。
それでも連続して安定して動作したではありませんか。
さすがに１４ＭＨｚでは駄目でした。
ま。
それは欲というものです。

下は前回と同じプログラム（６５Ｃ０２ＴＥＳＴ４９．ＢＩＮ）をＣＰＵクロック１２ＭＨｚで実行したときの８２Ｃ５５のポート出力波形です。

１回のパルス出力幅は約２６ｍｓほどです。
前回と同じようにＣＰＵクロック１２ＭＨｚでのビット出力パルス幅をざっと計算してみました。 
0000        ;w65c02test49 26/9/11 26/9/16
0000        ;
0000        ;DMA test
0000        ;
8000            org $8000
8000        ;
8000 A980       lda #$80
8002 8D8302     sta $0283
8005        loop:
8005 8D8002     sta $0280;4
8008 8D8102     sta $0281;4
800B 8D8202     sta $0282;4
800E A200       ldx #$00;2
8010        loop1:
8010 A000       ldy #$00;2 
8012        loop2:
8012 88         dey;2
8013 D0FD       bne loop2;3 5*256=1280
8015 CA         dex;2
8016 D0F8       bne loop1;3 1285*256=328960 /12=27413(us)
8018 6A         ror;2
8019 80EA       bra loop;2
801B        ;end

オシロの波形と概ね同じ計算結果が得られました。
下はＷＲ信号の波形です。

ＷＲパルスはＰＨＩ２ＯとのＮＡＮＤを通して出力されます。
ＣＰＵクロックが１２ＭＨｚのときＰＨＩ２ＯはＣＰＵクロックの１周期の１／２ですから１０００／２４≒４１ｎｓです。
この波形は下のプログラムを実行したときのものです。
ＷＲパルスが出力される間隔は５００ｎｓです。
下のプログラムリストの中に計算で求めた値を書き込みました。
計算でもちょうど５００ｎｓになりました。
0000        ;w65c02test51 26/9/15
0000        ;
0000        ;I/O test
0000        ;
8000            org $8000
8000        ;
8000 A980       lda #$80
8002 8D8302     sta $0283
8005        loop:
8005 A955       lda #$55;2
8007 8D8002     sta $0280;4  6/12=0.5us
800A A9AA       lda #$aa;2
800C 8D8102     sta $0281;4
800F A9A5       lda #$a5;2
8011 8D8202     sta $0282;4
8014 80EF       bra loop;3
8016        ;end


絶対に動くという保証はありませんがアマチュア規格としてＷ６５Ｃ０２に８２Ｃ５５−２を接続してＣＰＵクロック１２ＭＨｚでの安定動作が確認できました。

ところで。
下は１４ＭＨｚでのＷＲパルスの画像です。


ＷＲパルスの間隔は計算では６／１４≒０．４３μｓになるはずですがなんと１２ＭＨｚよりも長い６００ｎｓほどになっています。
高速アクセスＲＡＭを搭載して実験したのですがそれでも１４ＭＨｚではどうやらＲＡＭのアクセスでミスが発生しているように思われます。
８２Ｃ５５のアクセスは別にしても通常のプログラム動作でもＣＰＵクロックを１４ＭＨｚにするのは少し厳しいようです。
安全のためには１２ＭＨｚまでにしておいたほうがよいようです。
下はＷＲパルス幅の画像です。

ＣＰＵクロックが１４ＭＨｚの場合ＷＲパルス幅は１／２８≒３５ｎｓです。
こちらは大体そのくらいの値になっているようです。

Ｗ６５Ｃ０２マイコンボードの製作［第７５回］
２０２６．９．１７　ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る