２０１９．３．４
前へ
次へ
ホームページトップへ戻る

［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜



［第１７回］


●ＶＨＤＬプログラム（回路の記述４）

今回は７４ＨＣ１７３の記述です。

７４ＨＣ１７３は７４ＨＣ１７４と同じＤ−ＦＦですが、７４ＨＣ１７４が６ビットであるのに対して７４ＨＣ１７３は４ビットです。
データのラッチ動作は７４ＨＣ１７４と同じです。
もうひとつ７４ＨＣ１７４と異なっているのは出力ディスイネーブル端子（ＤＥ）があることです。
ＤＥがＬのときはＱ１〜Ｑ４が出力されますが、ＤＥがＨのときはＱ１〜Ｑ４はハイインピーダンスになります。
そのときＱ１〜Ｑ４がクリアされることはなく、内部では以前の値をそのまま保持しています。
下がその部分のプログラムです。
全体のリストは［第１０回］にあります。

        process(s94out,Dinout,rcwk2)
        begin
                if s94out'event and s94out= '1' then
                        rcwk2<=Dinout(3 downto 0);
                else
                        rcwk2<=rcwk2;
                end if;
       end process;
         
       process(rcwk(3),rcwk2)
       begin
                if rcwk(3)= '0' then
                        RC3_RC0<=rcwk2;
                else
                        RC3_RC0<="ZZZZ";
                end if;
      end process;

７４ＨＣ１７３の回路を記述するのに２つのＰＲＯＣＥＳＳ文を使っています。
まとめて１つにしようと思えばできると思いますが、今回のように出力を制御する入力が２つ以上あるような場合に、プログラムの書き方によってはコンパイラにそれはダメ！と叱られてしまうことがあります。
こういう場合は素直にそれぞれの入力の場合に分けて記述したほうが無難です。

さてそれで最初のＰＲＯＣＥＳＳ文なのですが、ここは７４ＨＣ１７４と同じです（［第１５回］参照）。
ｓ９８ｏｕｔに対してｓ９４ｏｕｔ、ｒｃｗｋに対してｒｃｗｋ２を使っているところが異なっているだけです。

２番目のＰＲＯＣＥＳＳ文は出力ディスイネーブルのところです。
回路図では７４ＨＣ１７３のＤＥには７４ＨＣ１７４のビット３出力が配線してあります。
７４ＨＣ１７４のビット３出力はｒｃｗｋ（３）です。
ｒｃｗｋはｒｃｗｋ（３　ｄｏｗｎｔｏ　０）で４ビットですが、このように一部のビットを取り出して使う場合にはｒｃｗｋ（３）のように（）のなかにそのビットを示す数値を入れて使います。
ＲＣ３＿ＲＣ０はＣＰＬＤの外部端子です。
その出力をハイインピーダンスにするには、このプログラムのように
ＲＣ３＿ＲＣ０＜＝”ＺＺＺＺ”
と書きます。
Ｚはハイインピーダンス出力です。

なぜここの出力をハイインピーダンスにする必要があるのかといいますと、このラインはＰＩＣ１８Ｆ１４Ｋ５０のＲＣ３〜ＲＣ０につながっていて、ＰＩＣ１８Ｆ１４Ｋ５０のＲＣ３〜ＲＣ０はＣＰＵ側とデータや制御コマンドをやり取りするために、入出力兼用で使っているからです。
ＰＩＣ側が出力のときには７４ＨＣ１７３からの出力を禁止しないとデータがぶつかってしまいます。
ここに普通のデータラッチを使わないで、ＤＥ端子のある７４ＨＣ１７３を使っているのはそのためです。
このあたりになると、ＶＨＤＬプログラムであってもソフトウェアの知識だけでは全くだめで、ハードウェアの知識に加えて、ホストＣＰＵとＰＩＣとのデータのやり取りの仕組みを考えるといった、ハードとソフトを融合した知識経験が必要になってきます。

次回に続きます。

ＣＰＬＤ入門！［第１７回］
２０１９．３．４ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る