２０１９．３．６
前へ
次へ
ホームページトップへ戻る

［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜



［第１８回］


●ＶＨＤＬプログラム（回路の記述５）

今回は７４ＨＣ２４４の記述です。

７４ＨＣ２４４は８ビットのバッファです。
しかし今回の回路ではＤ６〜Ｄ０の７ビットしか使いません。
上の回路では８ビット全部を使っているようですが、よく見るとＤ７の入力はプルアップされているだけで、常にＨが入力されています。
ですのでＣＰＬＤに置き換えた回路ではＤ６〜Ｄ０のみ出力するようにプログラムしています。
７４ＨＣ２４４はＯＥ端子にＬが入力されたときのみデータ入力がそのまま出力されます。
ＯＥ＝Ｌのときは出力はハイインピーダンスになります。
この部分のプログラムは前回の７４ＨＣ１７３からデータラッチの部分を外したプログラムと同じ書き方です。

    process(s94in,Dinout,RB6_RC4,RC3_RC0)
    begin
                if s94in= '0' then
                        Dinout(6 downto 4)<=RB6_RC4;
                        Dinout(3 downto 0)<=RC3_RC0;
                else
                        Dinout<="ZZZZZZZ";
                end if;
    end process;
長々と書いてきましたが以上でやっとＰＩＣＵＳＢＩＦ回路のＣＰＬＤプログラムについての説明が終りました。
あ。
忘れるところでした。
最後にもう１行残っていました。

      RC7_RC5<=rcwk(2 downto 0);

end rtl;

ＲＣ７＿ＲＣ５出力には７４ＨＣ１７４回路から出力した内部ロジック信号のｒｃｗｋの下位３ビットがそのまま出力されますから、最後にそれを書いておきます。
この部分は単に信号の入出力関係を記述しているだけですから、そういう場合（常時無条件で成立する関係の場合）にはＰＲＯＣＥＳＳ文ではなくてそのまま地の文（式）として書きます。

プログラム全体の最後は
ｅｎｄ　ｒｔｌ；
で終ります。

ＣＰＬＤ入門！［第１８回］
２０１９．３．６ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る