２０１９．２．２２
前へ
次へ
ホームページトップへ戻る

［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜



［第１１回］


●ＶＨＤＬプログラム（２）

前回はＰＩＣＵＳＢＩＦ回路をＣＰＬＤに置き換えるためのＶＨＤＬプログラムを見ていただきました。
今回は私自身の学習ノートを兼ねてプログラムの中身について説明を加えてみます。

まずは最初の部分です。

--picusb interface
--19/1/27 1/28 2/21

library IEEE;
use IEEE.std_logic_1164.all;
記述する文字は半角英数（および記号）です。
大文字と小文字は区別しないので目的によって自由に使い分けることができます。

最初の２行はコメント行です。
行の先頭に−−（マイナス、ハイフォン）を２つ続けて書くとコメント行になります。

次の２行はライブラリーパッケージの呼び出しの宣言です。
Ｃ言語のｉｎｃｌｕｄｅ文のようなものです。
パッケージには色々なものがあるようですが、普通の簡単なロジック回路ならばこれだけを書いておけばよいようです。
なおコメント行以外の通常の文は；（セミコロン）で終ります。
前回のリストではほかにも余計なパッケージを書いていましたので削除しました。

次はエンティテイの記述です。
ｅｎｔｉｔｙとは実体とか物という意味のようです。
ここで記述しているプログラムファイル名を指定して、入出力端子を定義します。

entity picusb is
        PORT (
                        Ain:in std_logic_vector(7 downto 2);
                        Dinout:inout std_logic_vector(6 downto 0);
                        RC3_RC0:inout std_logic_vector(3 downto 0);
                        RB6_RC4:in std_logic_vector(2 downto 0);
                        RC7_RC5:out std_logic_vector(2 downto 0);
                        IOWR:in std_logic;
                        IORD:in std_logic);

end picusb;

実際に使用するＣＰＬＤの外部端子に名前をつけて、入力端子か出力端子か入出力兼用端子かを定義します。
ここではＡｉｎ、Ｄｉｎｏｕｔ、ＩＯＷＲのように大文字を使っていますが、このほうが分かり易いと思ってそうしただけで、全部小文字でもつけ方は自由です。
：（コロン）までが端子名でそのうしろに　ｉｎ　（入力）、ｉｎｏｕｔ　（入出力）　ｏｕｔ　（出力）の区別を書き、そのうしろには単独信号端子ならばｓｔｄ＿ｌｏｇｉｃ、データバスやアドレスバスなどのように複数の信号をまとめて扱う信号端子ならばｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（７　ｄｏｗｎｔｏ　０）のように記述します。
７　ｄｏｗｎｔｏ　０　はＤ７〜Ｄ０のように並んだ信号を意味します。
今回のプログラムでは並びに意味はありませんが、たとえばカウンタなどの記述では大きい数字が上位で小さい数字が下位のビットを示すことになります。
うっかりするとつい忘れてしまうのですが、最後の行は
）；
にしないとコンパイルエラーになります。


次はいよいよ回路の記述です。
ａｒｃｈｉｔｅｃｔｕｒｅ　ｒｔｌ　ｏｆ　ファイル名　ｉｓ
ではじまって
ｅｎｄ　ｒｔｌ；
で終ります。
ｒｔｌとはなんじゃい？ということなのですが、ここはなんじゃもんじゃな名前でもよいようです。
ただ一般的には慣習としてｒｔｌまたはＲＴＬを使うようです。
学校の答案などで、ここになんじゃもんじゃな名前を書いたりすると、先生にしかられてしまうかもしれません。

そのａｒｃｈｉｔｅｃｔｕｒｅの最初のところでは、ＣＰＬＤの内部で一時的に使う信号名を定義します。

architecture rtl of picusb is

        signal rcwk:std_logic_vector(3 downto 0);
        signal rcwk2:std_logic_vector(3 downto 0);
        signal s98out:std_logic;
        signal s94out:std_logic;
        signal s94in:std_logic;

記述のルールは先ほどの端子名と似ていますが、内部で使う信号なので入出力の区別がありません。
ひとつの回路の出口に使えば出力ですが、それを別の回路の入力に使うこともできます。
入出力の定義はありませんが、その代わりに信号名の前に　ｓｉｇｎａｌ　と表記します。
この内部信号は重要な役を果たします。
ＶＨＤＬの約束事として、出力端子から入力することはできません。
たとえば２つの入力信号のＡＮＤの結果をある端子に出力するとともに、その同じ出力信号を別のロジック回路の入力として使うことは許されません。
しかしそのような回路はごく普通に出てきます。
そのようなときにｓｉｇｎａｌを使います。
２つの入力信号のＡＮＤの結果を内部的なｓｉｇｎａｌに一旦出力し、そのｓｉｇｎａｌを出力端子に出力します。
ｓｉｇｎａｌは入力にも出力にも使えますから、その同じｓｉｇｎａｌを別のロジック回路の入力として使うようにします。

本日も時間がなくなってしまいました。
次回に続きます。
次回はいよいよロジック回路そのものの記述に入ります。

ＣＰＬＤ入門！［第１１回］
２０１９．２．２２ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る