～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～
［第１２回］
●Ｐｉｎ Ｐｌａｎｎｅｒ
今回は回路の記述について書く予定でしたが、予定変更です。
前回はＶＨＤＬプログラムで入出力端子（の信号名）を定義しました。
当然その入出力信号端子はＣＰＬＤのどこかの端子に結び付けなければなりません。
いずれまた詳しく説明することになると思いますが、説明の流れとして、このあたりでそのことについて簡単に書いておくことにします。
ＸＩＬＩＮＸのＩＳＥ Ｄｅｓｉｇｎ Ｓｕｉｔｅでは、ＶＨＤＬで設定した外部端子をＣＰＬＤの実際の端子番号に結びつける（ピンアサイン）ために、ＰＩＮ＿ＡＳＳＩＧＮを使います（「ＣＰＬＤ＋ＳＩＭＭを使ってＵＳＢプロトコルの解析を！」［第８４回］のリストを参照）。
これに対してＡＬＴＥＲＡのＱＵＡＲＴＵＳⅡでは、ＶＨＤＬプログラム内ではピンアサインは記述しません。
ＱＵＡＲＴＵＳⅡの中のＰｉｎ Ｐｌａｎｎｅｒというツールを使います。
Ｐｉｎ Ｐｌａｎｎｅｒの使い方についてはいずれ詳しく説明しますが、Ｐｉｎ Ｐｌａｎｎｅｒを実行すると上のような画面になります。
画面上部にはＣＰＬＤの端子図が表示されます。
左下にはＶＨＤＬプログラムで定義した外部端子名とＣＰＬＤのピン番号の接続表が表示されます。
Ｐｉｎ Ｐｌａｎｎｅｒを最初に実行すると、Ｐｉｎ Ｐｌａｎｎｅｒが勝手に結びつけた表が表示されます。
別の端子に割り当てたいときは表の端子名（Ｎｏｄｅ Ｎａｍｅ）をマウスで指定してそのまま画面上部の割り当てたい端子番号のところにもって行ってそこで落とすと、それが表に反映されます。
この方法は視覚的で、うっかり目的とは違う端子に割り当ててしまうという間違いを防ぐことができるという長所があります。
しかしピン数の少ないＣＰＬＤの場合にはよいのですけれどピン数が多いＣＰＬＤになってくると、なかなかに骨の折れる作業になります。
ＸＩＬＩＮＸのＩＳＥ Ｄｅｓｉｇｎ Ｓｕｉｔｅの場合のようにテキストとして定義することで、それを雛形として別のＶＨＤＬプログラムを書くときにそれをコピーして貼り付けておいて、そこで手直しするというやり方の方が便利かなあと思えるところもあります。
まあどちらもそれぞれ長短があるようにも思えます。
ネットを検索して調べてみたところＡＬＴＥＲＡのＱＵＡＲＴＵＳⅡでも端子の結び付けをテキストファイルで行なう方法もあることがわかりました。
ちょっと裏ワザ的なのですけれど。
それについてもいずれ書くことにいたします。
以上今回は前回の補足説明でした。
次回は回路の記述について書きます。
ＣＰＬＤ入門！［第１２回］
２０１９．２．２５ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る