●ＣＰＬＤロジアナ（６）
CPLDロジアナを使っているところは今まで何回か写真をお見せしています。
今まではＣＰＵボードなどのクロックを測定するところなどで使いました。
今回はＣＰＬＤロジアナの基本的な動作を確認するための動作テストです。
クロックを測定するターゲットとしてクロック発生回路基板を接続しました。
クロック発生回路基板の出力周波数は高いほうから４ＭＨｚ、２ＭＨｚ、１ＭＨｚ、５００ＫＨｚ、２５０ＫＨｚ、１２５ＫＨｚ、６２．５ＫＨｚ、３１．２５ＫＨｚ、…です。
まだ下の周波数まで出力信号はありますがＣＰＬＤロジアナは８チャンネルなので以上の８出力を接続します。
下はＣＰＬＤロジアナとクロック発生回路基板をそのように接続してＷｉｎｄｏｗｓパソコンとＵＳＢ接続してプログラムを実行した結果表示された画面です。
サンプリング周波数は２０ＭＨｚです。
ＰＲＯＢＥ０が４ＭＨｚでＰＲＯＢＥ７が３１．２５ＫＨｚです。
４ＭＨｚの１周期は２５０ｎｓです。
２０ＭＨｚでは５０ｎｓに１回サンプリングします。
４ＭＨｚの場合Ｌ期間とＨ期間がそれぞれ１２５ｎｓなので５０ｎｓに１回サンプリングするとＬ期間とＨ期間のどちらかが短い波形として表示されてしまいます。
２ＭＨｚ以降の周波数では５０ｎｓで割り切れるのでそのような波形にはならずにデューティ比５０％のきれいな波形になります。
ところでＰＲＯＢＥ３（５００ＫＨｚ）までは１周期分の波形が確認できますがＰＲＯＢＥ４から下の波形は部分しか表示されませんから１周期全体の波形を見ることができません。
低い周波数の波形を確認するにはサンプリング周波数をもっと低い周波数にすればよいのですが、そうしなくてもこのままで確認することができます。
画面の下部のスライドバーをスライドさせることで低い周波数の波形もその１周期を確認することができます。
スライドバーを少しだけ右にスライドさせました。
さきほどの画像では１周期の全体が見えなかったＰＲＯＢＥ４の１周期が確認できました。
そのほかの周波数の波形についても同じようにスライドバーをスライドさせることで波形の全体を確認することができます。
まだ説明の途中なのですが本日は時間がなくなってしまいました。
続きは次回に書くことにいたします。
本日は大晦日です。
とうとうまた一年が終ってしまいました。
やろうと思っていたことの半分もできないままに過ぎてしまった一年でした。
来年こそはもう少しなんとかできる一年にしたいと思います。
この一年拙文にお付き合いいただき有難うございました。
来年もよろしくお願いいたします。
皆様よいお年をお迎えください。
ＣＰＬＤ入門！［第１１６回］
２０２１．１２．３１ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る