ＣＲＴインターフェースボードの製作
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＷｉｎｄｏｗｓパソコンにＵＳＢ接続して使う現行方式はそれなりに便利ではありますが、ときとしてＷｉｎｄｏｗｓ
のしがらみから開放されて、小さいながらも独立した一個のパソコンとして機能したいと思うこともあります。
昔はそれが普通のことだったのですが、安価なＣＲＴディスプレイが生産中止となって久しい今日ではそれ
は叶わぬことと諦めていたのですが…。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第２５回］
●ＭＲＥＱとＷＲのタイミング！
前回はＮＤ８０８０のためにＭＥＭＷをもとに遅延回路をつくって、それで７４ＨＣ２４５と７４ＨＣ１５７をスイッチするようにして、その波形をオシロで確認しました。
そしてＮＤ８０Ｚ３．５については問題ありません、と書きました。
でもやっぱり念のためにＮＤ８０Ｚ３．５についてもオシロで確認してみましたら。
まさかの波形でありました。
ＮＤ８０Ｚ３．５も危ないじゃありませんか。
測定ポイントは前回と同じ、上側（ＣＨ１）がビデオＲＡＭ（６２Ｃ２５６）のｐｉｎ２７（ＷＲ）で下側（ＣＨ２）が７４ＨＣ２４５のｐｉｎ１９です。
今回はＮＤ８０Ｚ３．５と接続していますから下側（ＣＨ２）はＭＲＥＱがもとになっています。
ＭＲＥＱの立ち上がりとＷＲの立ち上がりがほとんど同じです。
ここでやっと思い出しました。
Ｚ８０のＭＲＥＱとＷＲの関係についてです。
確かＭＲＥＱの立ち上がりとＷＲの立ち上がりのタイミングについてははっきりした数値が示されていなかったような…。
うーん。
やっぱりいい加減なことをしないで、何でもデータシートでしっかり確認すべきでありました。
インターネットからダウンロードしたかなり昔のデータシートです。
Ｚ８０のタイミングデータです。
［出典］Ｚｉｌｏｇ，Ｉｎｃ． Ｚ８４００／Ｚ８４Ｃ００ Ｐｒｏｄｕｃｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ
問題はＭＲＥＱの（１２）とＷＲの（３２）です。
この２つを下の表で確認すると。
［出典］Ｚｉｌｏｇ，Ｉｎｃ． Ｚ８４００／Ｚ８４Ｃ００ Ｐｒｏｄｕｃｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ
たとえばＺ８４Ｃ０００６の場合、１２ Ｃｌｏｃｋ Ｆａｌｌ ｔｏ ／ＭＲＥＱ Ｒｉｓｅ ｄｅｌａｙがＭａｘ ７０ｎｓで、３２ Ｃｌｏｃｋ Ｆａｌｌ ｔｏ ／ＷＲ Ｒｉｓｅ ｄｅｌａｙもＭａｘ ７０ｎｓで、クロックからの遅延の最大値はどちらも７０ｎｓなのですが、それじゃあ／ＭＲＥＱと／ＷＲの立ち上がりの関係は？といいますと、この数値からは何もわかりません。
実に困ったことなのですが。
今回のＣＲＴインターフェースの場合、ＷＲがＭＲＥＱよりも早く立ち上がってくれることが望ましいのですが、上のデータからは逆も有りうるとも考えられます。
ＷＲの立ち上がりがＭＲＥＱの立ち上がりよりも遅い場合には、今回の回路では（ＭＲＥＱが切換え信号になるため）データ、アドレスがＯＦＦになるのと、ＷＲの立ち上がりとが同時ということになります。
さきほどの写真から見ると、ほとんど同時のように見えます。
それって、本当に大丈夫なの？
ということで、ここでやっと６２２５６のデータを確認してみることにいたしました（実に遅い！）。
本当に、今頃になって、です。
こちらも随分古い年代物のデータシートです。
［出典］ＨＩＴＡＣＨＩ ６２２５６Ｂ Ｄａｔａ Ｓｈｅｅｔ
上のチャートのｔＷＲとｔＤＨの値を確認します。
［出典］ＨＩＴＡＣＨＩ ６２２５６Ｂ Ｄａｔａ Ｓｈｅｅｔ
ｔＷＲとｔＤＨの値はどちらも最小値は０ｎｓでした。
ということは、アドレス、データのＯＦＦとＷＲの立ち上がりが同時でもよいということになります。
うーん。
やっぱり確認してみるべきでありました。
ということは。
前回がんばってつくった遅延回路は無駄ということになります。
やれやれ。
結局下のようにＭＲＥＱとＭＥＭＷのどちらかをスイッチで選ぶというシンプルな回路に落ち着きました。
ＣＲＴインターフェースボードの製作［第２５回］
２０１６．９．３０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る