ＴＴＬでＣＰＵを作ろう！

~~標準ＴＴＬ~~だけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１２１回］

●７ｓｅｇＬＥＤ表示回路はダイナミックドライブです

前回の説明の続きです。
７ｓｅｇＬＥＤの表示ドライブ回路は、信号の数が表示１桁あたり７本（ｄｐも含めれば８本）も必要です。
これを８桁も表示しようとすると、大変なことになります。
当然のことながら、信号線の数だけではなくて、ドライバＩＣやデータラッチＩＣも桁の数だけ必要になります。

そのように表示桁数が多い場合には、ダイナミックドライブという表示方法がとられます。
これに対して、桁ごとにラッチやドライバを用意する表示方法をスタティックドライブといいます。

ダイナミックドライブは人間の目の残像を利用した表示方法です。
テレビや映画などと原理は同じです。
人間の目は高速（だいたい２０～３０回／秒以上）で点滅する画像（光）は点灯しっぱなしのように認識します。

そこで８桁ある７ｓｅｇＬＥＤを、常時全桁点灯させておく（スタティックドライブ）のではなくて、順番に桁ごとに短時間だけ点灯させることを高速で繰り返すと、人間の目には全部の桁が点灯しているように見えます。これがダイナミックドライブです。
７ｓｅｇＬＥＤはダイナミックドライブに都合のよい構造になっています。

今回、「つくるＣＰＵ」の試作２号基板にのせる予定の７ｓｅｇＬＥＤはカソード側が共通になった、カソードコモンタイプです。
８桁の７ｓｅｇＬＥＤのａ～ｇセグメント（アノード側）を各桁共通につなぎます（１桁から８桁の各ａはａ同士を数珠つなぎにし、各ｂもｂ同士を数珠つなぎにし…という具合につなぎます）。
そのようにつないだアノード側に、たとえば第１桁目の表示データを流しながら、第１桁目のカソード端子をＬにすると、その桁だけに電流が流れてＬＥＤが光りますが、他の桁のカソードはＨのままなので、他の桁にも同じデータ信号が与えられていても同時に他の桁が光ることはありません。
次に、今表示していたＬＥＤのカソードをＨにし、その隣の表示データをアノードに与えるとともに、その桁のカソードをＬにすると、今度は隣のＬＥＤが光ることになります。

これを繰り返すことで、スタティックドライブならば、ｄｐも含めると８×８＝６４本も必要な信号線を、８＋８＝１６本の信号線で、８桁の７ｓｅｇＬＥＤを表示させることができます。

理屈はわかったとしても、ではそのように８桁の７ｓｅｇＬＥＤに次々に表示データを送りながら、各桁のカソードのＨ、Ｌを切り換えるなどという大変な回路をどのようにして実現しているのでしょうか。

前回お見せした回路図をもう一度、７ｓｅｇＬＥＤの表示回路部分のみ切り取ってお見せします。

図の左側の７４ＨＣ３７４、７４ＨＣ２４４がセグメントデータの出力回路で、下側の７４ＬＳ１４５がカソードドライブ回路です。
でも、これだけでは、どうして８桁ＬＥＤのダイナミックドライブができるのか、よくわからないと思います。

●７ｓｅｇ表示回路はＤＭＡを利用します

あるいは、７ｓｅｇＬＥＤのダイナミックドライブはプログラムでやっているのではないか、と思われる方がみえるかも知れません。
勿論、表示だけをしていればよいというのでしたら、そういう方法もあります。
しかし今回の回路は、ＬＥＤを表示させることが目的ではなくて、ＬＥＤ表示をしながら、キーボードから、データの入力を受けつけながら…
ということをこなしていかなければなりません。
当然、ユーザーのプログラムが実行されているときも、ＬＥＤの表示はそれとは無関係に行わなければなりません。

そのような条件でも、プログラムを使って７ｓｅｇＬＥＤのダイナミックドライブをする方法が無いわけではありません。
一定の周期で、割り込みを発生させて、そのときだけ７ｓｅｇＬＥＤの表示プログラムを実行させてしまう、という方法です。

しかし今回の回路は、それとは全く別の方法で、７ｓｅｇＬＥＤのダイナミックドライブを行います。
それがＤＭＡ（ダイレクトメモリアクセス）です。

７ｓｅｇＬＥＤの各桁の表示データは、じつはＲＡＭの中に書かれているのです。
勿論、そのデータは、キー入力をしたときや、プログラムでＬＥＤに表示を行うときなどに、７ｓｅｇＬＥＤの各桁に対応した特定のメモリアドレスに、システムプログラムによって、書き込まれる仕組みになっています（下図）。

たとえば７ｓｅｇＬＥＤの一番左の桁のセグメント情報は、ＲＡＭのＦＦＦ８番地に格納されています。
このメモリアドレスのデータを桁ごとに読み出して、７ｓｅｇＬＥＤに表示するために、さきほどの回路の７４ＨＣ３７４にラッチする方法として使われているのが、ＤＭＡなのです。

ＤＭＡはＣＰＵの力を借りることなく、ＣＰＵ外の回路によって、メモリに直接アクセスする方法です。
メモリからＩ／Ｏにデータを移すときや、その逆にＩ／Ｏからメモリにデータを書き込むときに利用される方法で、ＣＰＵがプログラムでそれを実行するよりも、数倍から数十倍高速で実行できるという特徴があります。

さて、今回「つくるＣＰＵ」の試作２号基板に実装する予定の７ｓｅｇＬＥＤ回路は、ＤＭＡではありますが、ただのＤＭＡではなくて、サイクルスチールによるＤＭＡを行います。
マイクロコンピュータのＤＭＡは普通は、ＢＵＳＲＱ（バスリクエスト）信号によって、ＣＰＵを一時停止させておいて、その間にまとめてメモリアクセスをする、という使い方をします。

それに対して、今回の回路はＣＰＵを止めることなく、ＣＰＵのプログラム実行の隙間を突いて、メモリからデータを読み出してしまおう、という方法です。

じつは、そのためにＯＰコードフェッチ回路のタイミングを一部変更しました。
ＯＰコードフェッチのタイミングチャートは、［第３９回］にありますが、参考までにもう一度、下に示します。

ＯＰコードはＴ１の終わりに、ＯＰコードレジスタにラッチされます（注）が、その命令が解読されて、実行されるのは、Ｔ４になってからです。つまりＴ２とＴ３は、空いていることになります。
注。ＯＰコードがＣＰＵ回路内部に取り込まれるのはＴ１の立ち上がりからですが、ＯＰコードレジスタにラッチされるのは、Ｔ１の下がりエッジです。

そこで回路を少し変更して、下のようにＴ２とＴ３（Ｍ１）は、ＣＰＵがメモリにアクセスしないようにしました。

アドレスバスＡ０－Ａ１５もデータバスＤ０－Ｄ７も実際には抵抗でプルアップしていますから、Ｔ２、Ｔ３の期間にＣＰＵがアクセスしなくても、図のようにハイインピーダンスではないのですが、わかりやすいように、そのように図で示しました。

なお、上の（注）に書きましたように、ＯＰコードはＴ１の「終わり」にラッチされますから、この変更後のタイミングではデータをラッチするタイミングがぎりぎりで余裕が０になってしまいます（タイミングチャートではそう見えます）。
しかし実際にはメモリにアドレス信号が入力されてからデータが出力されるまでのディレイがあるはずなので、大丈夫（だと思います）。

さて、もう一度今回のページの上の方でお見せした７ｓｅｇＬＥＤの回路図を見てみましょう。
回路図の下の方、Ｍ１のタイミングでＭＥＭＲＤとアドレスバスの下位３ビット（Ａ０～Ａ２）がアクティブになっています。
このＡ０～Ａ２はバイナリカウンタ７４ＨＣ１９１の出力がそのまま出力されます。
７４ＨＣ１９１のＣＫにはＴ３が入力されています。

ＣＰＵはＨＡＬＴ命令が実行されない限りは、少なくともＴ０～Ｔ４は毎回必ず繰り返し実行を続けます。
そして毎回Ｔ３が入力されるごとに７４ＨＣ１９１からは０００～１１１が順に繰り返し出力されることになります。
すると、Ｔ３の入力ごとにＡ０～Ａ２は、Ｍ１の期間だけ強制的に０００～１１１になります。
このときＡ３～Ａ１５には何も出力されませんから、抵抗でプルアップされているので、すべてが”１”になります。
Ｍ１の期間中はＭＥＭＲＤも強制的にＬになりますから、結果、Ｍ１の期間だけメモリアドレスＦＦＦ８～ＦＦＦＦのデータが順にデータバスに出力されることになります。
そのデータはＴ３のタイミングで７４ＨＣ３７４にラッチされ、７４ＬＳ１４５出力と同期して、７ｓｅｇＬＥＤのアノードに供給されます。

７ｓｅｇＬＥＤのダイナミックドライブを含めたタイミングチャートを下に示します。

なお、この回路でひとつだけ心配していることがあります。
それは命令によって実行クロック数が異なるということです。
ＣＰＵが読み込む命令によって、実行クロック数が異なるため、Ｔ３から次のＴ３までの間隔は一定にはなりません。
ということは桁ごとに表示されている時間が異なることになりますから、ひょっとすると表示がちらつくかもしれません。
まあ、それは実際にできあがってからの、「お楽しみ」ということにしておきましょう。
２００８．１２．３ｕｐｌｏａｄ
２００８．１２．４一部追記、訂正

前へ
 次へ
 ホームページトップへ戻る