(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１５１回］
●こういうトラブルが一番難しい
誤動作にもいろいろあります。
比較的簡単に解決できてしまう誤動作は、「確実に」発生してくれる誤動作です。
あるタイミングでいつも発生する異常ならば、オシロで観測しながら異常の発生しているラインを追求していくことで、原因にたどりつくことができます。
ところが、ときどき何のきっかけもなく、ポロリと単発的に発生する誤動作は、追及のしようがありません。
そのような誤動作が起きるかもしれないと考えられる原因を、思いつくまま、推理して、あれこれ試してみるしかありません。
今回は、レジスタの値が突然書きかえられてしまう、という誤動作です。
真っ先に思いついたのは、以前から気になっていたレジスタアドレス信号の遅れです。
このことについては、以前にも書きました（［第７２回］●ｄ３〜ｄ０の立ち上がりが遅い！）。
そして、その遅れに間に合うように、ｒｅｇＷＲ、ＭＥＭＷＲ信号の幅を縮めて、ＷＲ信号が立ち下がるタイミングを半クロック遅らせたのでした。
さらに、その遅れを考えると、ＣＰＵクロックが４ＭＨｚでは、とても無理と思えたので（［第７３回］）、今回の試作２号基板では、ＣＰＵクロックを、当初の予定の半分の２ＭＨｚに落としました。
「もしも２ＭＨｚでも間に合わない回路がでてきた場合には、７４ＨＣ０３、７４ＨＣ０５を７４ＨＣ１２６に置き換えるなどの対策が必要になります。」（［第１３６回］）
そういうことでしたから、今回の誤動作が発生したときに、真っ先に、「ｄ３〜ｄ０の遅れ」を疑ったのです。
●信号の立ち上がりが問題
どこが問題なのか、タイミングチャートと回路図で説明をします（［第７２回］および［第７３回］でも説明していますけれど）。
ＰＯＰ命令のタイミングチャートです。
図は以前のものをそのまま使いましたので、ＣＬＯＣＫが４ＭＨｚになっていますが、現在は２ＭＨｚに下げています。
右側のＰＯＰ ＡＦ（これはＺ８０のニーモニックでした。８０８０ではＰＯＰ ＰＳＷでしたね）の、ｄ３、ｄ２、ｄ１の立ち上がり（Ｍ２とＭ３の境の時点）が遅れます（ここで遅れるのは、ちょいと問題です）。
何回か説明をしていますけれど、ｄ３〜ｄ０、ｓ３〜ｓ０は内部レジスタを選択するためのアドレス信号です。ｄはｄｅｓｔｉｎａｔｉｏｎ（目的、行き先）のイニシャルで、データの格納先レジスタを示します。ｓはｓｏｕｒｃｅ（源泉、出所）のイニシャルでデータが出力されるレジスタを示します。
ｄ３〜ｄ０、ｓ３〜ｓ０とレジスタの関係についてはレジスタコード表（［第２７回］）を参照してください。
ＰＯＰ ＰＳＷ命令は、ＳＰ（スタックポインタ）で示されるスタックアドレスから、Ｍ２の期間にＦ（フラグレジスタ）に値をロードし、次のＭ３の期間にＡレジスタに値をロードします。
Ｆ（フラグレジスタ）は、ｄ３〜ｄ０＝０００１で選択されます。
Ａレジスタは、ｄ３〜ｄ０＝１１１１で選択されます。
ＰＯＰ命令の回路図です。
上のほう、ｄ３〜ｄ１は７４ＨＣ０５の出力になっています。
７４ＨＣ０５はオープンコレクタ（ただしくは、オープンドレイン）のインバータです。
回路では、Ｍ２の期間中、出力がＬになります。
Ｍ３の期間になると、７４ＨＣ０５の出力はハイインピーダンスになります。
ｄ３〜ｄ０は１ＫΩでプルアップされていますから、信号が出力されない期間は、「結果的に」Ｈになります。
それのどこが問題か、と言いますと、その「結果的に」というところが、実は余りよろしくないのですねぇ。
もともと７４ＨＣ０５や７４ＨＣ０３は負論理の回路を前提としています。Ｌアクティブです。
出力がＬのときにだけ、「信号を出していますよ」、ということです。
それ以外のときには、出力はハイインピーダンスですから、「信号は出していませんよ」ということなのです。
その期間は、信号を出していませんから、このラインは他の方が自由にお使いいただけます、というわけです。
でも、誰も使わないから、「結果的に、Ｈの情報が出ているように見える」、だけです。
積極的にＨの情報を出しているわけではないから、そのＨは、信号レベルとしては「弱い」。
プルアップ抵抗で無理矢理Ｈにしているだけなんですねぇ。
それがよくないことは、わかってはいるのですけれど…。
世の中には「わかっちゃいるけど、やめられない」ことがたくさんあるのですよ（ああ。植木等さんも、もういないのですねぇ）。
プルアップ抵抗（１ＫΩ）だけで、ラインの浮遊容量やそのラインにつながっているゲートの入力容量などの”Ｃ”を充電することで無理矢理Ｈになるので、立ち上がりが遅くなってしまいます。
プルアップ抵抗をもっと小さくすれば、立ち上がり時間をもっと短縮することができるのですが、そうすると、ゲートの出力がＬのときに、プルアップ抵抗を通してＶｃｃからゲートの出力に流れ込む電流が増大して、ＩＣの限界を超えてしまいます。
参考までに、そのあたりの数値について、データシートで確かめてみましょう。
●７４ＨＣ０５のデータシート（部分）です
［出典］Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ社ＳＮ７４ＨＣ０５ｄａｔａｓｈｅｅｔ（赤線は筆者）
うーん。ａｃｔｉｖｅ−ｌｏｗ ｗｉｒｅｄ−ＯＲはわかるけど、あれまあ、ａｃｔｉｖｅ−ｈｉｇｈ ｗｉｒｅｄ−ＡＮＤにも使えますって…。
んじゃあ、ここまで、「本当はよくない使い方です」、てな感じでひっぱってきた、私の立場がないじゃありませんか。
そういうつもりでデータシートを参照したわけじゃないんですけどねぇ。
え？
何を言っているのか、さっぱりわかりません？
またまた、本題から、外れてしまいますけれど。
●ｗｉｒｅｄ−ＯＲとｗｉｒｅｄ−ＡＮＤ
まずは、ｗｉｒｅｄ−ＯＲです。
図の左側がその回路で、その下の表は真理表です。
右の図は、左の回路と同じ働きをする回路を通常のゲートで組んだものです。
Ａ、Ｂ、Ｃは正論理ですが、間にインバータが入っていますから、７４ＨＣ０５の出力が結合したラインを見ると、そこは負論理（Ｌアクティブ）になっています。右図を見れば、このラインがＯＲであることは間違いありません。
ＬアクティブのワイヤードＯＲですから、ａｃｔｉｖｅ−ｌｏｗ ｗｉｒｅｄ−ＯＲです。
では、次はｗｉｒｅｄ−ＡＮＤです。ｗｉｒｅｄ−ＯＲという言葉は聞きますけれど、ｗｉｒｅｄ−ＡＮＤというのは、あまり聞きませんね。
図の左側がその回路で、その下の表は真理表です。
右の図は、左の回路と同じ働きをする回路を通常のゲートで組んだものです。
今度はさきほどとは逆で、Ａ、Ｂ、Ｃは負論理ですけれど、間にインバータが入っていますから、７４ＨＣ０５の出力が結合したラインを見ると、そこは正論理（Ｈアクティブ）になっています。右図を見れば、このラインがＡＮＤであることは間違いありません。
ＨアクティブのワイヤードＡＮＤですから、ａｃｔｉｖｅ−ｈｉｇｈ ｗｉｒｅｄ−ＡＮＤです。
って、これ、両方とも、同じ回路じゃないの？
そうです。その通りです。
真理表をＨに注目すると、ＯＲなのですが、Ｌに注目してみると、ＡＮＤなのです。
じつは、ＯＲとＡＮＤは同じ回路なのですが、アクティブな信号がｌｏｗかｈｉｇｈのどちらなのか、によって同じ回路をＯＲととらえるかＡＮＤととらえるかがきまるのです。
それでは、ＯＲでもＡＮＤでも、どちらでも同じか、というと、右側の回路は全く同じになりますけれど、左の回路は、ａｃｔｉｖｅ−ｌｏｗとａｃｔｉｖｅ−ｈｉｇｈでは、少し働きが異なってきます。
それが「信号の立ち上がりの遅れ」なのです。
右図の回路は入力信号がＯＲ（またはＡＮＤ）ゲートの入力部分で、Ｌ→Ｈになる場合と、逆にＨ→Ｌになる場合とで、その信号が変化する時間は異なりません。
しかし左図の回路では、Ｌ→Ｈになる時間は、Ｈ→Ｌになるときの時間に比べて非常に遅くなります。
左側の回路は、ａｃｔｉｖｅ−ｌｏｗのｗｉｒｅｄ−ＯＲ回路としては、通常のＨＣ回路とそれほど変わらない速度が期待できますが、同じ回路でも、ａｃｔｉｖｅ−ｈｉｇｈとして使う場合には、ａｃｔｉｖｅ−ｌｏｗに比べて遅い回路でなければ使うことができません。
ａｃｔｉｖｅ−ｈｉｇｈとして少しでも速い回路で使いたい場合には、プルアップ抵抗を小さくするしかありません。
おお。寄り道していたのが、やっと本題に戻ってきました。
そうそう。そこのところを調べるのが、目的でした。
プルアップ抵抗を小さくすれば、信号の立ち上がり時間を速くすることはできますが、出力がＬのときに、プルアップ抵抗を通じて、出力ゲートに流入する電流も大きくなってしまいます。
［出典］Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ社ＳＮ７４ＨＣ０５ｄａｔａｓｈｅｅｔ（赤線は筆者）
データシートの続きです。
ａｂｓｏｌｕｔｅ ｍａｘｉｍｕｍ ｒａｔｉｎｇｓ（絶対最大定格）です。
これを見ると、出力に流せる電流は最大２５ｍＡになっています。
プルアップ抵抗は１ＫΩですから、７４ＨＣ０５（または７４ＨＣ０３）の出力がＬのときにプルアップ抵抗を通じてゲートの出力端子に流入する電流は５ｍＡです。
それなら、まだ相当余裕がありますから、プルアップ抵抗を５００Ωにして、電流が１０ｍＡになっても、まだまだ大丈夫。
かと言いますと、そうではないのです。
その下のＣｏｎｔｉｎｕｏｕｓ ｃｕｒｒｅｎｔ ｔｈｒｏｕｇｈ Ｖｃｃ ｏｒ ＧＮＤを見ますと、最大５０ｍＡになっています。
７４ＨＣ０５は１つのパッケージに６ゲート入っていますから、もしも全部のゲートの出力がＬになったとすると、ＧＮＤ（電源端子）に流れる電流は、１０×６＝６０ｍＡになってしまい、絶対最大定格の５０ｍＡを超えてしまいます。
プルアップ抵抗が１ＫΩの場合に、６ゲート全部の出力がＬになったときにＧＮＤ端子に流れる電流は、５×６＝３０ｍＡですから、これなら絶対最大定格を超えることはありません。まあまあ、このあたりの抵抗値が安全な値の目安だということになります。
●それではどうすればよいのでしょう？
ＰＯＰ命令の回路の変更部分のみ示します。
７４ＨＣ０５を外して代わりに７４ＨＣ１２６を使います。
７４ＨＣ１２６はコントロール端子がアクティブの期間中はＬ出力だけではなくて、Ｈ出力もアクティブになりますから、Ｌ→Ｈの立ち上がりも遅れることなく、普通のゲートと同じように速く立ち上がります。
●改良前と改良後の波形の写真です
こちらは改良前の写真です。
上（ＣＨ１）は７４ＨＣ０５の入力信号で、下（ＣＨ２）はｄ１の波形です。
立ち上がりがなまっているのがわかります。
こちらは変更後の写真です。
上（ＣＨ１）は、７４ＨＣ１２６の入力信号（Ｍ２をインバートしたもの）で、下（ＣＨ２）はｄ１の波形です。
左右の立ち上がり部分が、今回７４ＨＣ０５から７４ＨＣ１２６に変えた、ＰＯＰ命令の部分です。
立ち上がりがシャープになりました（真中の立ち上がりは別の命令です）。
それで、問題が解決したかといいますと、せっかく改良したにもかかわらず、一向に誤動作はおさまりませんでした。
２００９．２．１ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る