標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１６１回］

●ＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬのテストプログラムです

今回はＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬの各命令のテストプログラムです。
いずれもＨＬレジスタとメモリとの間でデータを交換する命令です。

前回テストしたＳＴＡ、ＬＤＡはＡレジスタの値をメモリにＳＴＯＲＥ、メモリからＬＯＡＤする命令でした。
ＳＨＬＤ、ＬＨＬＤはＨＬの値をメモリにＳＴＯＲＥ、メモリからＬＯＡＤします。
ＳＴＡ、ＬＤＡはＳＴＯＲＥ、ＬＯＡＤするメモリアドレスを直接指定しました。ＳＨＬＤ、ＬＨＬＤも、それと同様にメモリアドレスを直接指定します。
ＳＨＬＤ、ＬＨＬＤ命令についての詳しい説明は［第１０４回］にあります。

ＸＴＨＬはちょっと難しい命令です。
スタックのトップにある２バイトのデータとＨＬの値とを交換します。
ＸＴＨＬ命令は［第１００回］で説明していますので、詳しくはそちらを参照してください。

００００　３１００００　　　LXI　ＳＰ，００００
０００３　０１００００　　　ＬＸＩ　Ｂ，００００
０００６　１１００００　　　ＬＸＩ　Ｄ，００００
０００９　３Ｅ００　　　　　ＭＶＩ　Ａ，００
０００Ｂ　Ｃ５　　　　　　　ＰＵＳＨ　Ｂ　　　（４）
０００Ｃ　Ｅ３　　　　　　　ＸＴＨＬ　　　　　　（８）
０００Ｄ　２３　　　　　　　ＩＮＸ　Ｈ　　　　　（４）ｏｒ（６）
０００Ｅ　２２５０００　　　ＳＨＬＤ　００５０　（１０）
００１１　２１００００　　　ＬＸＩ　Ｈ，００００　（４）
００１４　２Ａ５０００　　　ＬＨＬＤ　００５０　（１０）
００１７　Ｅ３　　　　　　　ＸＴＨＬ　　　　　　（８）
００１８　Ｃ１　　　　　　　ＰＯＰ　Ｂ　　　　　（４）
００１９　１Ｃ　　　　　　　ＩＮＲ　Ｅ　　　　　　（４）
００１Ａ　Ｃ２０Ｂ００　　　ＪＮＺ　０００Ｂ　　（６）ｏｒ（４）
００１Ｄ　１４　　　　　　　ＩＮＲ　Ｄ　　　　　　（４）
００１Ｅ　Ｃ２０Ｂ００　　　ＪＮＺ　０００Ｂ　　（６）ｏｒ（４）
００２１　３Ｃ　　　　　　　ＩＮＲ　Ａ　　　　　　（４）
００２２　Ｃ３０Ｂ００　　　ＪＭＰ　０００Ｂ　　（６）

今回はちょっとわかりにくいプログラムです。
ＳＨＬＤ、ＬＨＬＤとＸＴＨＬの動作を確認しようとしたら、このような複雑なプログラムになってしまいました。

ＢＣレジスタとＤＥレジスタには初期値００００を入れます。
Ａレジスタにも００を入れます。

ＰＵＳＨ　Ｂ、ＰＯＰ　Ｂは、ＸＴＨＬの動作を確認するために使っています。
ＰＵＳＨ　Ｂ命令の実行によって、スタックのトップにはＢＣレジスタの値が置かれます。
その次のアドレスにＸＴＨＬ命令がありますが、必ずしもこのようにＰＵＳＨ命令とペアで使わなければならない、ということではありません。
ＸＴＨＬは任意の時点で使うことができます。

ＸＴＨＬを実行すると、そのときにスタックトップにある２バイトのデータと、ＨＬレジスタの値とが交換されます。
ＸＴＨＬ命令によって、スタックトップのデータ（実はＢＣレジスタの値と同じ）がＨＬレジスタに入り、代わりにＨＬレジスタの値がスタックに置かれます。
ＢＣレジスタは変化しませんが、動作としては、ＢＣとＨＬの値を交換したに近い動作になります。
ですから、ＨＬの値は、実はＢＣの値と同じになっています。

そのＨＬの値を次のＩＮＸ　Ｈで＋１します。
そしてＳＨＬＤとＬＨＬＤのテストのために、まずＳＨＬＤ命令で、メモリの００５０にＨＬの値をＳＴＯＲＥします。

次のＬＸＩ　Ｈ，００００は、ＳＴＯＲＥした値をそのままＨＬに戻したのでは、本当にそのように動作したかどうか確認できないので、ＳＴＯＲＥ後に一旦ＨＬをクリアするための目的で使っています。
本当は、わざわざここまでしなくても、ステップ動作で、ＳＨＬＤ、ＬＨＬＤが正しく機能していることは確認済みなのですけれど、まあ、ちょいとした、お遊び、です。

その後に、ＬＨＬＤ命令で、メモリの００５０から、ふただび値をＨＬレジスタに読み込みます。
そしてもう一度、ＸＴＨＬを実行して、スタックトップのデータ（保存してあった、もともとのＨＬのデータ）と、現在のＨＬレジスタの値とを交換します。

ここまでの動作で、スタックトップの値（実はＢＣレジスタの値）が＋１されたことになります。
そして最後に、ＰＯＰ　Ｂで、スタックトップの値をＢＣレジスタに戻します。
結局、ＨＬレジスタの値は変わることなく、ＢＣレジスタの値だけが＋１されたことになります。

勿論、ＢＣレジスタの値を＋１するだけなら、こんな面倒なことをしなくても、
ＩＮＸ　Ｂ
だけで済んでしまいます。
このプログラムは、ＸＴＨＬのテストが目的ですから、そういう面倒なことを、わざとしています。

実行時間を時計で計って、計算結果と比較できるように、以上の動作を１回実行するごとに、Ｅレジスタを＋１します。
Ｅレジスタを＋１した結果が００でなければ、０００Ｂに戻って繰り返します。
結果が００のときは、Ｄレジスタを＋１します。

Ｄレジスタを＋１した結果が００でなければ０００Ｂに戻って繰り返します。
Ｄレジスタを＋１した結果が００のときは、Ａレジスタを＋１してから、０００Ｂに戻って繰り返します。

●ＩＮＸ命令の実行時間

ＩＮＸ命令は［第１５９回］で、テストプログラムを作ってテストしましたが、実行時間については、計算はしませんでした。
ＩＮＸ命令の詳しい説明は［第９５回］にあります。

ＩＮＸ命令は１６ビットのレジスタを、＋１（インクリメント）するのに、８ビットのカウンタを利用して、下位８ビットと上位８ビットの２回に分けて計算を行います。
まず下位８ビットを＋１して、その結果、上位８ビットへの繰り上がりが発生しなければ、そこで計算を打ち切ります。
そのため、繰り上がりがあるときとないときとで、実行時間が異なってきます。

繰り上がりがないときは８クロック（４μｓ）で、繰り上がりがあるときは１２クロック（６μｓ）です。
このことは、ＤＣＸ命令でも同じです。
ＤＣＸのときは、上位桁からの繰り下がりがないときは８クロック（４μｓ）で、繰り下がりがあるときは１２クロック（６μｓ）です。

なお８０８０では、繰り上がり（繰り下がり）の有無にかかわらず、ＩＮＸ、ＤＣＸの実行クロック数は５クロックです。

●その他の命令の実行時間

プログラムの実行時間を計算するのに必要な、各命令の実行時間は、それぞれの命令の後ろに（　）で示しました。
単位はμｓです。

ＰＵＳＨ、ＰＯＰ命令の実行時間は、［第１５７回］で説明しました。
ＩＮＲ　ｒ命令の実行時間は、［第１４８回］で説明しました。
ＪＮＺ命令の実行時間についても、同じく［第１４８回］で説明しました。

命令の実行時間はタイミングチャートから知ることができます。
ＸＴＨＬ命令のタイミングチャートは、［第１００回］にあります。
タイミングチャートから、ＸＴＨＬの実行クロック数は１６クロックです。

「つくるＣＰＵ」のＣＰＵクロックは２ＭＨｚなので、１クロックは０．５μｓになります。
ですからＸＴＨＬ命令の実行時間は、１６×０．５＝８μｓになります。
なお、８０８０では、ＸＴＨＬのクロック数は１８クロックです。

ＳＨＬＤ、ＬＨＬＤ命令のタイミングチャートは［第１０４回］にあります。
タイミングチャートからＳＨＬＤ、ＬＨＬＤの実行クロック数は２０クロックです。
ですから、実行時間は１０μｓになります。
なお、８０８０では、ＳＨＬＤ、ＬＨＬＤのクロック数は１６クロックです。

●テストプログラムの実行時間

必ず繰り返し実行されるのは、０００Ｂ〜００１Ｃです。
そこで、この範囲の命令が１回実行されるのに必要な時間をまず求めてみます。

０００ＤのＩＮＸ　Ｈと、００１ＡのＪＮＺ　０００Ｂには実行時間が２つあります。
ＩＮＸ　Ｈは、実行した結果、下位８ビットが００になるときだけ６μｓで、それ以外のときは４μｓです。
ＪＮＺ　０００Ｂは、Ｚフラグが立っているときだけ（つまりその前に実行されるＩＮＲ　Ｅの実行の結果、Ｅが００になったときだけ）４μｓで、それ以外のときは、６μｓです。

プログラムは、Ｂ、Ｃ、Ｄ、Ｅ、Ａに００を初期セットするところからスタートします。
Ｈ、Ｌには何がはいっているかわかりませんが、０００Ｂ〜００１Ｃの中では、Ｂ、Ｃの値がＨ、Ｌに入ることになりますから、Ｈ、Ｌも最初は００からスタートすることになります。

ＩＮＸ　ＨとＩＮＲ　Ｅは同じように、００からスタートして＋１ずつインクリメントされていきますから、Ｌレジスタが００になるタイミングとＥレジスタが００になるタイミングは同じになります。
ということは、０００ＤのＩＮＸ　Ｈと、００１ＡのＪＮＺ　０００Ｂの２つの命令の実行時間の合計は、常に１０μｓということになります。

その１０μｓに残りの命令の実行時間を加算すると、合計は６２μｓになります。
つまり、０００Ｂ〜００１Ｃが１回実行されて、ＨＬレジスタ（実はＢＣレジスタ）とＥレジスタが＋１されるのに必要な実行時間は６２μｓということです。
そして、Ｅレジスタが００からはじまって、また００になるまで、２５６カウントするたびに、Ｄレジスタが＋１されます。

そこで今度は、Ｄレジスタが＋１されるのにかかる時間を計算してみます。
Ｅレジスタが２５６カウントするのにかかる時間は、
６２×２５６＝１５８７２μｓです。
その１５８７２μｓに、ＩＮＲ　Ｄとその次のＪＮＺ　０００Ｂの実行時間を加算すると、
１５８７２＋４＋６＝１５８８２μｓになります。
これがＤレジスタが＋１されるのにかかる時間です。

同様にして、Ａレジスタが＋１されるのにかかる時間を計算します。
Ｄレジスタが２５６カウントするたびに、Ａレジスタが＋１されるのですから、
１５８８２×２５６−２＋４＋６＝４０６５８００μｓになります。
最後の４＋６はＩＮＲ　Ａとその次のＪＭＰ　０００Ｂの実行時間です。
その前の−２は、Ｄレジスタが２５６カウントする間に、１回だけ結果が００になって、ＪＮＺ命令の条件が不成立になるので、残りの２５５回の実行時間６μｓより２μｓ短くなることによる差を引いているものです。

さて、このテストプログラムを実行している様子を、例によってＬＥＤの表示で確認することにします。
すると、目視できるレジスタはＤ（およびＢ）とＡレジスタのみということになります。
Ｅレジスタは速すぎて見えません。Ｄレジスタも下位のほうのビットはちょっとむつかしいでしょうね。

Ａレジスタが＋１されるのにかかる時間が、約４秒ですから、Ａレジスタが２５６カウントして一巡するのにかかる時間は、
４．０６５８×２５６＝１０４０．８４４８秒です。
ですから、１７分２０秒でＡレジスタが一巡することになります。

次回はストップウォッチを横に置いて、テストプログラムを実行しているところの写真をお見せすることにいたします。
実は、そこでの検証でも、Ａレジスタが一巡する時間、１７分２０秒が引用されることになります。
２００９．２．１３ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る