(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２１３回］
●DAD命令の回路の説明の続きです
前回は、ＤＡＤの回路は、８ビットのＡＤＤを２回実行するような回路にすればよい、というお話をしました。
ＡＤＤを２回だから、ＤＡＤ（Ｄｏｕｂｌｅ ＡＤＤ）です。駄洒落じゃないですよー（多分）。
Ｉｎｔｅｌ社の８０８０ｄａｔａｓｈｅｅｔには、Ｄｏｕｂｌｅ Ａｄｄという表現は使われていませんが、ＡＭＤ社のｄａｔａｓｈｅｅｔには、そう書いてあります。
［出典］ＡＭＤ社ｄａｔａｓｈｅｅｔ（詳細不明） （赤四角は筆者）
●ＤＡＤ命令のタイミングチャートです
回路図よりも、先にタイミングチャートを使って、説明した方がよさそうです。
Ｍ２、Ｔ４で、Ｌレジスタの値をＡＬＵのレジスタ”Ａ”に入れます。
ｓ３〜ｓ０＝１１０１にしてｒｅｇＲＤをアクティブにすることで、Ｌレジスタの値を、内部データバスに読み出します。
Ｍ３、Ｔ６でターゲットになるレジスタ（下位レジスタ）の値を、ＡＬＵのレジスタ”Ｂ”に入れます。
ＤＡＤの命令コード、００ｐｐ１００１の、ＯＰ５、ＯＰ４によって、ｓ３〜ｓ１の値を決めます（下位レジスタなので、ｓ０＝１です）。
Ｃ、Ｅ、Ｌレジスタはｓ３＝１で、ｓ２＝ＯＰ５、ｓ１＝ＯＰ４ですが、ＳＰＬ（スタックポインタ下位８ビット）は、ｓ３＝０で、ｓ２＝１、ｓ１＝０なので、ＯＰ５、ＯＰ４をそのまま当てはめることはできません（そのための回路が別に必要です）。
そのあたりの関係を下に示します。
Ｃレジスタ（ｓ３〜ｓ０＝１００１）
ＯＰ５＝０ ｓ２＝０
ＯＰ４＝０ ｓ１＝０
Ｅレジスタ（ｓ３〜ｓ０＝１０１１）
ＯＰ５＝０ ｓ２＝０
ＯＰ４＝１ ｓ１＝１
Ｌレジスタ（ｓ３〜ｓ０＝１１０１）
ＯＰ５＝１ ｓ２＝１
ＯＰ４＝０ ｓ１＝０
スタックポインタ下位８ビット（ｓ３〜ｓ０＝０１０１）
ＯＰ５＝１ ｓ２＝１
ＯＰ４＝１ ｓ１＝０
タイミングチャートの説明を続けます。
Ｍ４、Ｔ８でＡＤＤの結果をＬレジスタに書き込みます。
Ｍ４の期間、ＡｄｄＲＤがアクティブになってＡＤＤの結果が内部データバスに読み出されます。
ｄ２＝１、ｄ１＝０（ｄ３、ｄ０は１）にして、ｒｅｇＷＲをアクティブにするので、ＬレジスタにＡＤＤの結果が書かれます。
Ｌレジスタはｄ３〜ｄ０＝１１０１のときに選択されます。
加算の結果の上位桁へのキャリーの有無をＣ（キャリー）フラグに反映させるため、ＡｄｄＦｅｎｂｌをアクティブにします。
次に上位レジスタの加算を行います。
Ｍ５、Ｔ１０で、Ｈレジスタの値をＡＬＵのレジスタ”Ａ”に入れます。
ｓ３〜ｓ０＝１１００にしてｒｅｇＲＤをアクティブにすることで、Ｈレジスタの値を、内部データバスに読み出します。
Ｍ６、Ｔ１２でターゲットになるレジスタ（上位レジスタ）の値を、ＡＬＵのレジスタ”Ｂ”に入れます。
ＤＡＤの命令コード、００ｐｐ１００１の、ＯＰ５、ＯＰ４によって、ｓ３〜ｓ１の値を決めます（上位レジスタなので、ｓ０＝０です）。
Ｂ、Ｄ、Ｈレジスタはｓ３＝１で、ｓ２＝ＯＰ５、ｓ１＝ＯＰ４です。
ＳＰＨ（スタックポインタ上位８ビット）は、ｓ３＝０、ｓ２＝１、ｓ１＝０です。
ｓ０が０になることを除いて、ＯＰ５、ＯＰ４とｓ２、ｓ１との関係は、先に説明した下位レジスタと同じです（下記）。
Ｂレジスタ（ｓ３〜ｓ０＝１０００）
ＯＰ５＝０ ｓ２＝０
ＯＰ４＝０ ｓ１＝０
Ｄレジスタ（ｓ３〜ｓ０＝１０１０）
ＯＰ５＝０ ｓ２＝０
ＯＰ４＝１ ｓ１＝１
Ｈレジスタ（ｓ３〜ｓ０＝１１００）
ＯＰ５＝１ ｓ２＝１
ＯＰ４＝０ ｓ１＝０
スタックポインタ上位８ビット（ｓ３〜ｓ０＝０１００）
ＯＰ５＝１ ｓ２＝１
ＯＰ４＝１ ｓ１＝０
Ｍ７、Ｔ１４でＡＤＤの結果をＨレジスタに書き込みます。
Ｍ４の期間、ＡｄｄＲＤがアクティブになってＡＤＤの結果が内部データバスに読み出されます。
ｄ２＝１、ｄ１＝０（ｄ３は１、ｄ０は０）にして、ｒｅｇＷＲをアクティブにするので、ＨレジスタにＡＤＤの結果が書かれます。
Ｈレジスタはｄ３〜ｄ０＝１１００のときに選択されます。
加算の結果の上位桁へのキャリーの有無をＣ（キャリー）フラグに反映させるため、ＡｄｄＦｅｎｂｌをアクティブにします。
２００９．４．２５ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る