(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２１４回］
●ＤＡＤ命令の回路図です
前回はＤＡＤ命令の動作を、タイミングチャートを使って説明しました。
今回はＤＡＤ命令の回路図の説明です。
回路図の説明といっても、前回のタイミングチャートの説明と変わるところはありません。
でも、なかにはタイミングチャートでは見えないところもありますから、そのあたりのところを簡単に説明することにいたします。
Ｍ２でＡＤＤＦＦｃｌｒをアクティブにしています。
ＤＡＤ命令は、下位８ビットの加算では、キャリーの加算を行わない（つまりＡＤＣではなくて、ＡＤＤの計算をする）ので、７４ＨＣ２８３の加算回路へのキャリーをここでクリアしています。
Ｍ２は、下位８ビットの加算で、Ｌレジスタの値を内部データバスに読み出します。Ｍ５は上位８ビットの加算で、Ｈレジスタの値を内部データバスに読み出します。
そのため、ｓ１＝０にして、ｒｅｇＲＤをアクティブにします。
Ｍ５はＨレジスタをセレクトするために、さらにｓ０も０にします。
内部データバスに読み出された、Ｌ、Ｈレジスタの値は、ＡＬＵのレジスタ”Ａ”に入れられます。
そのため、Ｔ４とＴ１０でｒｅｇ”Ａ”ＷＲをアクティブにします。
次のＭ３では、ＨＬレジスタに加算されるレジスタの下位レジスタの値が、内部データバスに読み出され、Ｍ６では、上位レジスタの値が読み出されます。
ＯＰ５とＯＰ４がともに１のときは、スタックポインタが選択されますから、ｓ３＝０、ｓ１＝０にします。
そのほかのときは、ｓ２＝ＯＰ５、ｓ１＝ＯＰ４にします。
Ｍ６はＨレジスタをセレクトするために、さらにｓ０も０にします。
内部データバスに読み出された、レジスタの値は、ＡＬＵのレジスタ”Ｂ”に入れられます。
そのため、Ｔ６とＴ１２でｒｅｇ”Ｂ”ＷＲをアクティブにします。
Ｍ４とＭ７では、加算の結果を内部データバスに読み出すため、ＡｄｄＲＤをアクティブにします。
Ｍ４では、内部データバスに読み出された、下位８ビットの加算の結果をＬレジスタに入れます。
Ｍ７では、上位８ビットの加算の結果をＨレジスタに入れます。
Ｈ、Ｌレジスタを選択するために、ｄ１＝０にします。
Ｍ７ではＨレジスタをセレクトするために、さらにｄ０も０にします。
Ｈ、Ｌレジスタに値を書き込むために、Ｔ８、Ｔ１４で、ｒｅｇＷＲをアクティブにします。
同時に、計算結果によって、Ｃ（キャリー）フラグをセット、リセットするために、ＡＤＤＦｅｎｂｌをアクティブにします。
じつは、ここまで書いてきて、気がついたことがあります。
ＤＡＤ命令は、Ｃ（キャリー）フラグだけをセット、リセットします。
しかし、ＡＤＤＦｅｎｂｌをアクティブにすると、Ｃ（キャリー）フラグだけではなくて、Ｈ（ハーフキャリー）フラグもセット、リセットされてしまいます。
うーん。これをいまから直すというのは、ちょっと…。
Ｈ（ハーフキャリー）フラグはそれほど重要なフラグではありませんから、まあ、このくらいの差異はあってもよいことにしておきましょう。
２００９．４．２６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る