(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２１６回］
●ＤＡＤ命令のクロック毎の動作の写真です（前回の続きです）
前回は下記のテストプログラムをステップ動作で実行して、そのうちのＤＡＤ Ｂの動作について、Ｔ４〜Ｔ１５までの写真を見ながら、動作の説明をしました。
ところが、最初に各レジスタに入れる数値を適当に選んだものですから、加算後の上位桁へのキャリーフラグの動作を確認することができませんでした。
仕方がありませんので、次のＤＡＤ ＳＰについても、写真をお見せしながら、キャリーフラグの動作に注目した説明をすることにいたします。
●ＤＡＤ ＳＰ命令の動作の写真です
最初はアドレス０１０ＤのＤＡＤ ＳＰ命令のＴ０の写真です。
上から４列目、左から、Ｈ、Ｌの各レジスタです。その右はスタックポインタのＳＰＨ、ＳＰＬです。
ＬＸＩ命令の実行によって、スタックポインタＳＰＨにはＣＤが、ＳＰＬにはＥＦがそれぞれ入れられています。
この前に実行されたＤＡＤ Ｂ命令の結果、Ｈレジスタには８Ａが、ＬレジスタにはＣＥが入っています。
今回は、
８ＡＣＥ
ＣＤＥＦ（＋
１ ５８ＢＤ
の計算をすることになります。
今回は下位８ビットの加算で、上位桁へのキャリーが発生しますから、その様子を見ることができます。
ＤＡＤ ＳＰ命令のＴ４の写真です。
Ｌレジスタの値（ＣＥ）が内部データバスに読み出され、ＡＬＵのレジスタ”Ａ”に書き込まれています。
Ｌレジスタの左にある、ＬｒｅｇＲＤ（黄ＬＥＤ）が点灯しています。
ＡＬＵのレジスタ”Ａ”の左にある、ＡＬＵｒｅｇ”Ａ”ＷＲ（緑ＬＥＤ）が点灯しています。
ＤＡＤ ＳＰ命令のＴ５の写真です。
ＡＬＵｒｅｇ”Ａ”ＷＲ（緑ＬＥＤ）が消灯しました。
DAD ＳＰ命令のＴ６の写真です。
ＳＰＬレジスタの値、ＥＦが内部データバスに読み出され、ＡＬＵのレジスタ”Ｂ”に書き込まれています。
ＳＰＬレジスタの左にある、ＳＰＬｒｅｇＲＤ（黄ＬＥＤ）が点灯しています。内部データバスに読み出されたＥＦは、ＡＬＵレジスタ”Ｂ”に書き込まれていて、ＡＬＵレジスタ”Ｂ”もＥＦになりました。
ＡＬＵレジスタ”Ｂ”の左側にあるＡＬＵｒｅｇ”Ｂ”ＷＲ（緑ＬＥＤ）が点灯しています。
ＡＬＵレジスタ”Ａ”とＡＬＵレジスタ”Ｂ”の値は即座に加算されて、ＡＤＤレジスタに表示されます。
ＣＥ＋ＥＦ＝１ＢＤの計算が行われて、ＡＤＤレジスタの表示がＢＤになりました。
今回は、加算の結果、上位桁への桁上げが発生しますから、上位桁への桁上げを示す左側のＬＥＤが点灯しました。
しかし、まだこの段階では、キャリーフラグへの反映は行われません。
ＤＡＤ ＳＰ命令のＴ７の写真です。
ＡＬＵｒｅｇ”Ｂ”ＷＲ（緑ＬＥＤ）が消灯しました。
ＤＡＤ ＳＰ命令のＴ８の写真です。
ＡＤＤレジスタのＬＥＤ表示の左側にある、ＡｄｄＲＤ（黄ＬＥＤ）が点灯して、加算の結果（ＢＤ）が内部データバスに出されています。
Ｌレジスタの右側にあるＬｒｅｇＷＲ（緑ＬＥＤ）が点灯して、Ｌレジスタに内部データバスの値、ＢＤが書き込まれています。
フラグレジスタは、一番上の列の中央に５個並んだＬＥＤです。
真中のＨ（ハーフキャリー）フラグと、右端のＣ（キャリー）フラグが点灯しました。
ＤＡＤ ＳＰ命令のＴ９の写真です。
ＬｒｅｇＷＲ（緑ＬＥＤ）が消灯しました。
ＤＡＤ ＳＰ命令のＴ１０の写真です。
Ｈレジスタの値（８Ａ）が内部データバスに読み出され、ＡＬＵのレジスタ”Ａ”に書き込まれています。
Ｈレジスタの左にある、ＨｒｅｇＲＤ（黄ＬＥＤ）が点灯しています。
ＡＬＵのレジスタ”Ａ”の左にある、ＡＬＵｒｅｇ”Ａ”ＷＲ（緑ＬＥＤ）が点灯しています。
ＤＡＤ ＳＰ命令のＴ１１の写真です。
ＡＬＵｒｅｇ”Ａ”ＷＲ（緑ＬＥＤ）が消灯しました。
さきの下位レジスタ加算で、桁上げが発生して、Ｃ（キャリー）フラグがセットされました。
ここでは、そのキャリーの状態が加算されます。
Ａｄｄレジスタの右側のＬＥＤが点灯しました。
Ｃ（キャリー）フラグの状態が反映されて、下位４ビットの加算を行う、７４ＨＣ２８３のＣ０入力が１になっていることを示しています。
キャリーフラグをＣ０に反映するための回路は、ＡＬＵ加算回路にあります。
［第１９１回］のＡＬＵ加算回路を見てみましょう。
加算器７４ＨＣ２８３の左下に、ＤＡＤがインバータ（７４ＨＣ０４）と負論理ＯＲ（７４ＨＣ０８）を通して、データセレクタ７４ＨＣ１５７のｐｉｎ１に入力されています。
そのため７４ＨＣ１５７の４Ａに入力されたＣＦ（キャリーフラグ）が４Ｙから出力されます。
ＤＡＤ命令の命令コードのＯＰ３は１ですから、４Ｙから出力された信号が、Ｄフリップフロップ７４ＨＣ７４のＤ入力になります。
ここまでの動作はタイミングクロックのＴ信号とは無関係に行われますから、ＤＡＤ命令がデコードされた直後に７４ＨＣ７４のＤ入力に伝えられます。
そのＤ入力はＡＬＵのｒｅｇ”Ａ”ＷＲ信号の終り（立ち上がりエッジ）でＱ出力に伝えられます。
ＡＬＵｒｅｇ”Ａ”ＷＲの終りのタイミングで、ＡＤＤレジスタの右側のＬＥＤが点灯したのは、以上の動作が行われた結果です。
ところで、ＡＬＵｒｅｇ”Ａ”ＷＲは、下位レジスタの加算でもアクティブになります。
Ｔ４のときです。
するとＴ５でも、Ｃ０加算を示す右側ＬＥＤが点灯するはずです。
たまたま今回のＤＡＤ ＳＰの計算では、下位レジスタの加算前には、Ｃ（キャリー）フラグはセットされていませんでしたから、Ａｄｄレジスタの右側のＬＥＤが消灯していてもおかしくはありません。
これについては、前回、［第２１５回］のＤＡＤ ＢのＴ４の写真と、その説明を見ていただくと、よくわかります。
ＤＡＤ Ｂの下位レジスタの加算では、それ以前にＣ（キャリー）フラグがセットされていて、さらにＡＤＤレジスタの右側のＬＥＤも点灯していたことがわかります。
それがＴ４のときに消灯しています。
前回のＤＡＤ ＢのＴ４の説明にも書いてありますが、さきほど説明しましたように、７４ＨＣ２８３のＣ０入力へのＣ（キャリー）フラグの伝達は、さきほどの説明の通りならば、下位レジスタの加算でも行われてしまいます。
その伝達（７４ＨＣ７４のＤ入力がＱから出力される）タイミングはＡＬＵｒｅｇ”Ａ”ＷＲの終りです（Ｔ４またはＴ１０の終り）。
そこで、Ｔ４の終りのときだけ、Ｑ出力をクリアするために、Ｍ２の期間中、７４ＨＣ７４のＣＬＲをアクティブにしているのです（［第２１４回］のＤＡＤ回路図および［第１９１回］の加算回路参照）。
ＤＡＤ ＳＰ命令のＴ１２の写真です。
ＳＰＨレジスタの値、ＣＤが内部データバスに読み出され、ＡＬＵのレジスタ”Ｂ”に書き込まれています。
ＳＰＨレジスタの左にある、ＳＰＨｒｅｇＲＤ（黄ＬＥＤ）が点灯しています。内部データバスに読み出されたＣＤは、ＡＬＵレジスタ”Ｂ”に書き込まれていて、ＡＬＵレジスタ”Ｂ”もＣＤになりました。
ＡＬＵレジスタ”Ｂ”の左側にあるＡＬＵｒｅｇ”Ｂ”ＷＲ（緑ＬＥＤ）が点灯しています。
ＡＬＵレジスタ”Ａ”とＡＬＵレジスタ”Ｂ”の値は即座に加算されて、ＡＤＤレジスタに表示されます。
８Ａ＋ＣＤ＋１＝１５８の計算が行われて、ＡＤＤレジスタの表示が５８になりました（計算式の最後の＋１は下位桁からの桁上げの加算です）。
加算の結果、上位桁への桁上げが発生しますから、上位桁への桁上げを示す左側のＬＥＤが点灯しています。
ＤＡＤ ＳＰ命令のＴ１３の写真です。
ＡＬＵｒｅｇ”Ｂ”ＷＲ（緑ＬＥＤ）が消灯しました。
ＤＡＤ ＳＰ命令のＴ１４の写真です。
ＡＤＤレジスタのＬＥＤ表示の左側にある、ＡｄｄＲＤ（黄ＬＥＤ）が点灯して、加算の結果（５８）が内部データバスに出されています。
Ｈレジスタの右側にあるＨｒｅｇＷＲ（緑ＬＥＤ）が点灯して、Ｈレジスタに内部データバスの値、５８が書き込まれています。
フラグレジスタは、Ｈ（ハーフキャリー）フラグと、Ｃ（キャリー）フラグがセット、リセットされます。
うーん。
今回はどちらもセットされるのですが、下位桁の計算の結果、すでにセットされてしまっているので、そのところの動作を確認することができませんね。なかなかうまくいきません。
この次のＤＡＤ Ｄの計算では、下位桁の加算では桁上げが行われて、上位桁の加算ではキャリーは発生しませんから、やっと、そこのところの動作が確認できそうです。
ＤＡＤ ＳＰ命令のＴ１５の写真です。
ＨｒｅｇＷＲが消灯しました。
８ＡＣＥ
ＣＤＥＦ（＋
１ ５８ＢＤ
の計算が行われて、結果がＨＬレジスタに格納されました。
Ｈレジスタが５８、ＬレジスタがＢＤになっています。
●ＤＡＤ Ｄ命令のＴ０の写真です
今度は、ＨＬ＋ＤＥの計算です。
さきほどのＤＡＤ ＳＰの結果、ＨＬは５８ＢＤになっています。
ＤＥには、最初のＬＸＩ Ｄ命令の実行によって、４５６７が入れられています。
５８ＢＤ
４５６７（＋
９Ｅ２４
という計算になります。下位レジスタのＢＤ＋６７の計算では上位桁へのキャリーが発生しますから、下位桁の加算を終了した時点で、Ｃ（キャリー）フラグがセットされます。
しかし上位レジスタの５８＋４５＋１の計算では、キャリーは発生しませんから、ＤＡＤ Ｄ命令の実行が終了した時点では、Ｃ（キャリー）フラグはクリアされます。
途中の動作の写真は、ＤＡＤ Ｂ命令と、ＤＡＤ ＳＰ命令で見てきましたから、今回は、ＤＡＤ Ｄ命令の実行が終了したときの写真のみを見てみることにします。
ＤＡＤ ＤのＴ１６、つまりその次のＤＡＤ ＨのＴ０の写真です。
●ＤＡＤ Ｈ命令のＴ０の写真です
Ｃ（キャリー）フラグがクリアされています。
Ｈ（ハーフキャリー）フラグもクリアされています。
ＤＡＤ Ｄ命令が実行された結果、Ｈレジスタには９Ｅ、Ｌレジスタには２４が入れられました。
せっかくここまでやってきましたから、最後の、ＤＡＤ Ｈの計算結果も見てみることにしましょう。
さきほどのＤＡＤ Ｄ命令の実行の結果、ＨＬは９Ｅ２４になりました。
次のＤＡＤ Ｈは、ＨＬ＋ＨＬを計算します。
９Ｅ２４
９Ｅ２４（＋
１ ３Ｃ４８
という計算です。
ＤＡＤ Ｈ命令のＴ１６（次の命令、ＨＬＴのＴ０）の写真です。
ＤＡＤ Ｈ命令が実行された結果、Ｈレジスタは３Ｃ、Ｌレジスタは４８になりました。
Ｃ（キャリー）フラグがセットされました。
Ｈ（ハーフキャリー）フラグもセットされています。
ずっと、Ｃ（キャリー）フラグと、Ｈ（ハーフキャリー）フラグが同じように、セット、リセットされていますが、これはたまたまそうなっているだけです。
数値の選択は本当に難しいですねぇ。
たとえば、今回の上位桁の加算、９Ｅ＋９Ｅでは、その下位４ビットの加算Ｅ＋Ｅでも、ビット３からビット４へのキャリーが発生するため、Ｈ（ハーフキャリー）フラグもセットされたのです。
これがたとえば、９４＋９４ならば、Ｈ（ハーフキャリー）フラグはセットされません。
２００９．４．３０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る