(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２３２回］
●８０８０のXCHG命令回路
前回、この連載記事を読まれた方からメールをいただいて、雑誌「インターフェース」（ＣＱ出版社）に嶋 正利氏が書かれたＤＡＡ回路についての説明図のコピーを添付していただきました、ということを書きました。
ＤＡＡ回路だけではなくて、ＸＣＨＧ命令についても、その解説図を添付していただきましたので、今回はＸＣＨＧ命令について、お話をしたいと思います。
ＸＣＨＧ命令の回路については、［第９１回］で説明をしました。
その中で、下のように書きました。
８０８０もＺ８０も実行クロック数は４クロックで、これはＮＯＰなどと同じで、最低のクロック数で実行します。
レジスタのセレクト回路に何か工夫があって、セレクトするチャンネルを簡単に交換するような仕組みになっているのかもしれません。
「つくるＣＰＵ」の回路ではごくオーソドックスにＷＫレジスタを使います。
ですからクロック数が多くなって、なかなか大変な処理になります。
８０８０のＩＣ設計回路を見たわけではありませんから、そのように書いたのですが、多分そういうことだろうなぁ、とは思っていました。
そこで、この文を読まれた、前回にも書きました、岐阜県のＫ様が、「インターフェース」に載っていた、嶋 正利氏が書かれた、ＸＣＨＧ命令の解説図をコピーしてメールで送ってくださったのです。
●嶋 正利氏の説明によるＸＣＨＧ回路
前回と同様、今回も、メールに添付していただいた嶋 正利氏のＸＣＨＧ回路図をもとに、私が作図しました（簡単な回路ですから、ほとんど、そのまんま、ですけれど…）。
右のＲｅｇｉｓｔｅｒ Ｕｎｉｔは、いただいた回路図では、Ｍｅｍｏｒｙ Ｕｎｉｔになっていましたが、ここは「つくるＣＰＵ」の説明の流儀でそのように書き換えました。
また信号名もこの連載での説明に合わせた名前に書き換えました。
考え方はとてもシンプルです。
ＪＫフリップフロップにＸＣＨＧコマンド信号が入るたびに、出力Ｑが反転（もとの図ではトグルと書いてあります）し、ＨＬｓｅｌｅｃｔ信号とＤＥｓｅｌｅｃｔ信号が、レジスタユニットに入っていくラインが交互に入れ替わります。
ちょうど電車の線路がポイント切換えで切り換わるように、ＨＬｓｅｌｅｃｔ、ＤＥｓｅｌｅｃｔの各信号で選択されるレジスタが入れ替わってしまうのです。
ロジック回路でセレクト線を切り換えるだけですから、これは速いわけです。
この考え方はなかなかに有用で、たとえば限られたアドレス線しかないＩ／Ｏ回路やメモリ回路で、同じアドレスに複数の回路（Ｉ／Ｏ、メモリ）を置くことが可能になります。
バンク切換えのメモリなども、同じ考え方でできます。
多分、この方式の延長として、Ｚ８０では、ＥＸ ＡＦ，ＡＦ’やＥＸＸという機能を実現しています（と思います）。
Ｚ８０では、Ａレジスタ、フラグレジスタとＢ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌの各レジスタがそれぞれ２組あって、そのうちの１組だけがアクセスできる（「表」に出ている）のですが、ＥＸ ＡＦ，ＡＦ’命令、ＥＸＸ命令によって、「表」に出ている組と「裏」に隠れている組を入れかえることができるのです。
じつは、今回のこの企画を思いついて、各命令回路を考えていく過程で、当初は、私もＨＬとＤＥのセレクトラインを切り換える、という方式を考えていました。
しかし、検討を進めるうちに、「いや、これは、そんなに簡単にはいかないわ」と、早々に、この案はあきらめてしまいました。
一見シンプルに見える、セレクトラインの切換え方式ですが、８０８０の回路でも、多分、上の図の回路だけではだめで、他にも工夫が必要だったはずだと思います。
●「つくるＣＰＵ」では、そのようにしなかった、その理由
上の回路のほかに、何が必要なのでしょうか？
考慮しなければならないことは、下の２つです。
その１です。
ＨＬレジスタ、ＤＥレジスタは１６ビットレジスタであると同時に、８ビットのレジスタ、Ｈ、Ｌ、Ｄ、Ｅとしてもアクセスできなければならない、ということです。
ＸＣＨＧ命令をセレクトラインで切り換える回路にしたときは、ＨＬとＤＥののセレクトラインを切り換えて、同じレジスタを見かけ上、ＨＬとしてアクセスしたり、ＤＥとしてアクセスしたりしますが、そうすると、ＨＬ、ＤＥのセレクトラインを切り換えると同時に８ビットのレジスタＨとＤ、ＬとＥのアクセスラインもトグルしなければなりません。
まあ、しかし、これは、８ビットのセレクトラインも切り換えるようにすれば、なんとかなります。
その２です。
ＨＬレジスタにはメモリアドレス（Ｍ）を間接的に示す機能があります。
したがってＨＬのデータを外部アドレスバス（Ａ１５〜Ａ０）に出力する回路が必要になります。
しかし、この機能はＤＥレジスタにはありません。
おそらく、８０８０では、外部アドレスバスの出力部にも、ラッチがあって、そこには「内部データバス」がつながっているのだ、と思います。
しかし、「つくるＣＰＵ」のレジスタ回路では、そのようにはしていません。
レジスタの回路図は［第２３回］にあります。
回路図を見ていただくとわかりますように、レジスタを構成している８ビットのラッチ７４ＨＣ３７３のＯＥは全てＧＮＤにつないであります。
常時アクティブです。
このＯＥ端子はバスラインに複数個接続可能にするための機能で、まさにＣＰＵの内部バスに直接接続するのに、ちょうど都合のよい機能なのですが、その機能をわざと殺してしまっています。
そして、そのために、わざわざ内部バスとの間に、７４ＨＣ２４４を付け加えているのです。
なんと無駄なことを…。というところでしょうが、もちろん理由があります。
レジスタ内容を表示するためのＬＥＤの存在です。
これがあるために、７４ＨＣ２４４で仕切らなければならないのですけれど、しかし、このＬＥＤは、「ぜひとも欲しい」ものなので、これはもうどうしようもないことなのです。
で、８ビットのレジスタ当たり１個の７４ＨＣ３７３だけで済むところが、ご覧の通り複雑な回路になってしまっています。
ま、それはちょっと本題からはずれた余計なお話でした。
それはともかく、どのみち７４ＨＣ２４４でセパレートしなければならないわけですから、それならＨＬの場合だけ、もう１組７４ＨＣ２４４を追加して、それを外部アドレスバスに出したら、それでＨＬレジスタの機能が出来あがります。
ここをＸＣＨＧ命令だけのために、内部バスを経由させる、というのは、トータルとして考えて得策ではない、という結論になったため、セレクトラインを切り換える方式はとらないことにしたのです。
それに、もうひとつ、これもレジスタのＬＥＤ表示に関係することなのですが、セレクトラインを切り換える方式にした場合、ＸＣＨＧを実行するたびに、基板上のＨＬレジスタとＤＥレジスタの位置が入れ替わってしまいます。
それは、ちょっと、まずいのではありませんか、ねぇ。
２００９．５．２６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る