(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２３３回］
●前回の続き（追記）です
前回、ＸＣＨＧ命令の回路の説明のところで、次のように書きました。
ＨＬレジスタにはメモリアドレス（Ｍ）を間接的に示す機能があります。
したがってＨＬのデータを外部アドレスバス（Ａ１５〜Ａ０）に出力する回路が必要になります。
しかし、この機能はＤＥレジスタにはありません。
おそらく、８０８０では、外部アドレスバスの出力部にも、ラッチがあって、そこには「内部データバス」がつながっているのだ、と思います。
なにしろ限られた時間の中で一気に書いてしまおうとすると、舌足らずな表現になってしまったり、不正確なことを書いてしまったりします。
８０８０の設計がどうなっているのか、見たことはありませんから、あくまで想像するしかありません。
そんないい加減なことなら、はじめから書かなければよいのですけれどね。
余計なことを書くものだから、こうやって後からフォローしなければならないハメになります。
おそらく、８０８０では、外部アドレスバスの出力部にも、ラッチがあって、そこには「内部データバス」がつながっているのだ、と思います。
あるいは、そうかもしれませんけれど、これは、どうかなぁ、と思います（はて、どうしてこういういいかげんなことを書いてしまったのでしょう）。
図で説明することにします。
●私が勝手に考えた８０８０のレジスタブロック図
これは私が想像する８０８０の内部（レジスタ部分）です。
多分こんな感じではないかな、と思います。
内部データバスは８ビットです（だから、８ビットＣＰＵです）。
ここは、間違いありません。
前回は、この内部データバスと右端のアドレスラッチがつながっているのではないか、と書きました。
しかし、もしそうだったとすると、内部データバスは８ビットですから、ＨＬレジスタからアドレスラッチにデータを送るのに、８ビットずつ２回に分けて送らなければなりません。
ＨＬレジスタはそれでも仕方がないとしても、スタックポインタやプログラムカウンタまで２回に分けて送る、というのはいかにも非能率ですし、無理にそんなことをしなくても、アドレス送出に関係するレジスタだけ１６ビットのバスを用意したほうが理にかなっています。
あ。ただ、ここで問題になるのが、ＸＣＨＧ命令でトグルするＨＬレジスタとＤＥレジスタです。
ＤＥレジスタをＢＣレジスタと同じ側に配置したのでは、ＸＣＨＧ命令によって、ＤＥレジスタがＨＬレジスタとして動作しなくてはならないときに、データをアドレスラッチに置くことができません。
ということから考えると、ＤＥレジスタもＨＬレジスタと同じ配置にしてあるのでは、と思います。
しかし、それならＤＥレジスタもＨＬレジスタと同じように、メモリの間接アドレッシング用の機能をもたせることができたはず、とも考えたのですが、多分、命令コードの制約から、その機能が利用できなかったのではないか、と想像をたくましくしています。
つまり、こういうことです。
ＨＬレジスタを使ってメモリアドレスを指定する（間接アドレッシング）とき、そのメモリはＭという記号で表されます。
そしてこのＭはＭＯＶ命令やその他の演算命令などで、ＢレジスタやＣレジスタなどの汎用レジスタと同じように扱うことができます。
それを可能にしているのが、各レジスタに与えられた３ビットのコードです（このレジスタに与えられたコードについては、［第２７回］で説明しています）。
下のようになっています。
Ｂレジスタ ０００
Ｃレジスタ ００１
Ｄレジスタ ０１０
Ｅレジスタ ０１１
Ｈレジスタ １００
Ｌレジスタ １０１
Ｍ １１０ ←ＨＬレジスタで示すメモリアドレス
Ａレジスタ １１１
これで全部使い切ってしまっていますから、ＤＥレジスタで示すメモリアドレスに、コードを割り当てることができません。
ですから、回路としては、ＤＥレジスタを間接アドレッシングに利用することもできるのだけれど、命令コードに空きがないので、それが利用できないのではなかろうか、と…。
ま、これは、すべて私の勝手な想像に過ぎないのですけれど、ね。
上の図で、スタックポインタとプログラムカウンタのところに ？ がつけてあるのは、この２組のレジスタが８ビットの内部バスから独立しているのか、つながっているのかがわからないからです。
でも、多分、これらのレジスタも内部データバスにつながっている、と思います。
ＨＬからプログラムにデータを転送するＰＣＨＬ、同じくＨＬからスタックポインタに転送するＳＰＨＬや、スタックポインタに定数を設定するLXI ＳＰ命令の実行には、スタックポインタやプログラムカウンタも内部データバスにつながっていたほうが、余計なロジックを使わずに済みます。
「つくるＣＰＵ」の回路もそうしています。
［５月２８日追記］
まあ、私はなんという、おばか、なのでしょう。
スタックポインタとプログラムカウンタも８ビットの内部データバスにつながっているに決まってるじゃありませんか！
こんなわかりきったことに、どうして気がつかなかったのでしょう。
このことについては、次回書くことにいたします（年甲斐もなく赤面、なので字までトマトになってしまいました）。
おお。そうでした。
ここまで、書いてきて、思いつきました。
８０８０Ｕｓｅｒ’ｓ Ｍａｎｕａｌです（［第７７回］）。
何か参考になりそうなことが書いてあるかもしれません。
●８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌから
こんな図がありました。
出典：Ｉｎｔｅｌ社「８０８０ Ｍｉｃｒｏｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍｓ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ Ｓｅｐｔｅｍｂｅｒ １９７５」
ちょっと見にくいですけれど、ほうら、やっぱり、内部データバス（ｉｎｔｅｒｎａｌ ｄａｔａ ｂｕｓ）とは別に、ｒｅｇｉｓｔｅｒ ａｒｒａｙからａｄｄｒｅｓｓ ｂｕｆｆｅｒに１６ｂｉｔの出力ラインが出ていました。
●「つくるＣＰＵ」のレジスタブロック図
ここまでいろいろ書いてきましたので、この「つくるＣＰＵ」のレジスタはどうなっているか、それも図で示すことにいたします（回路図ももちろん大変ですけれど、こういう図を描くのも、けっこう手間がかかります）。
スタックポインタもプログラムカウンタも内部データバスにつながっています。
外部アドレスバスには出力ラッチを使わず、各レジスタの出力用ゲート（７４ＨＣ２４４）から直接外部アドレスバスに出力しています。
この図では省略しましたが、このほかにも、ＩＮＲ、ＤＣＲ命令用の８ビットＵＰ／ＤＯＷＮカウンタやローテイト命令のためのシフトレジスタ、ＡＬＵのレジスタ”Ａ”、レジスタ”Ｂ”も内部データバスにつながっています。
２００９．５．２７ｕｐｌｏａｄ
２００９．５．２８追記（赤字の部分）
前へ
次へ
ホームページトップへ戻る