(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２４４回］
●またまた前回の訂正です
前回、ＥＩ命令の回路図（下に再掲しました）の説明のところで、Ｄフリップフロップ７４ＨＣ７４のＣＫ入力（ｐｉｎ３）の前にあるゲートはムダな回路だと書きました。
何を考えていたのでしょう。って、しっかり考えていたのですよ。
無駄じゃなかったんです。
必要だったんです。
いきなり配線図を直してしまって、何かミスがあるといけません（ここのところ、すっかり自信を無くしてしまいました）。
とにかく実際に試作基板の上で配線を変更して、テストをしてみないことには、安心できません。
で、回路を変更して、７４ＨＣ７４のｐｉｎ３に直接Ｔ４をつないで、それで、割込みのテストプログラムを作って、動作テストしてみたら…。
あれ？
全然、割込みが受付けられない？
そこで、やっと、気がつきました。
あれは、必要なゲートだったんだ。
ＥＩ命令が実行されたら、それ以後、割込みが受け付けられるか、ＤＩ命令が実行されるまでの間は、このＤフリップフロップのＱ出力（ｐｉｎ５）は、Ｈを維持していなければいけなかったんです。
割込み受付け可能状態を維持していなければいけないのですから。
もしも、ＣＫ（ｐｉｎ３）の入力回路にゲートがなくて、Ｔ４が直接つながっていると、各命令のＴ４で、Ｑ出力（ｐｉｎ５）は簡単にＬになってしまいます。
ということは割込み禁止状態になってしまうわけです。
このＤフリップフロップのＣＫ（ｐｉｎ３）はＥＩ命令のＴ４のときにかぎって、クロックを入力することで、割込み許可状態が維持できるのですから、このゲート回路は、その要（かなめ）の回路だったんです。
けっこうがんばって、うんうんうなってしっかり回路を考えているんですけれど、そのことをすぐに忘れてしまって、せっかくの回路をあとで直してしまって悩むことになります。
ほんと、我ながら情けなくなってしまいます。
どうも、これは、いけません。
やっぱり、基板発注前に、全回路の最終動作確認をしなければ、いけないような気になってきてしまいました。
うーん。えらいこっちゃ…。
ほんま、なんぎ、やなぁ…。
ああ。本日は、そんなわけで、外部から割込み信号を入れて、動作テストをしました。
その様子を写真にも撮ったのですけれど、まとめて整理する時間がなくなってしまいました。
また、次回にご披露することにいたします。
２００９．６．８ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る