(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２４３回］
●ＩＮＴ（割込み）、ＥＩ命令、ＤＩ命令の回路です
割込み（ＩＮＴ）とＥＩ命令、ＤＩ命令の回路は一体になっています。
なかなかに複雑な回路です。
ＩＮＴとＥＩとＤＩの回路はそれぞれを切り離してしまうことはできません。
でも全部を一度に説明するのはちょっと難しいので、まずはＩＮＴ回路の動作部分から説明することにいたします。
●割込みのタイミングチャートです
割込みのタイミングチャートは［第１７７回］でもお見せしています。
話を分かり易くするために、ＥＩ命令がすでに実行されていて、割込みが受付け可能（ＩＮＴｅｎｂｌ）な状態にあることにします。
そこに外部から割込み信号（ＩＮＴ）が入力されます。
ＩＮＴ信号は各命令のＴ０でサンプリングされ、割込みが受け付けられます。
上の回路図の下の方にあるＲＳフリップフロップがその回路です。
以下の説明は、タイミングチャートと回路図を見ながら読んでみてください。
●ＩＮＴ命令の回路の動作
ＩＮＴ信号はＴ０とのＡＮＤによって、ＲＳフリップフロップをＯＮにします。
ＲＳフリップフロップの出力は、回路図の上の方、なにやら複雑なＤフリップフロップとのＡＮＤによって、その後ろの出力回路をアクティブにします。
このフリップフロップがＩＮＴｅｎｂｌの状態を維持している回路です（ここはあとで説明します）。
ＥＩ命令が実行されたあとは、このフリップフロップのＱ出力がＨになって、さきほどのＲＳフリップフロップからの信号を後段に伝えます。
ＤＩ命令が実行されると、このＤフリップフロップがクリアされて、ＲＳフリップフロップの出力は遮断されてしまい、後段には伝わりません。
ここの後段では、ＨＬＴｃｌｒ、ｉｎｔＲＤ、ＰＣｃｌｋＤＥ、ｏｕｔＤＥをアクティブにしています。
ＨＬＴ命令によってホルトしていたとき、そのホルト状態は割込みによって解除されます。
それがＨＬＴｃｌｒ信号です。
ホルト状態を維持していたＲＳフリップフロップはＨＬＴｃｌｒによってクリアされます（［第５３回］のＨＬＴ命令の回路図参照）。
ｉｎｔＲＤは外部に、割り込みが受け付けられたことを示す信号です。
この信号がアクティブになっているときに、外部回路からデータバスに割込み命令を乗せることで、その命令がＯＰコードレジスタにラッチされます。
ＰＣ（プログラムカウンタ）は、通常の命令コードがメモリから読み込まれて、ＯＰコードレジスタにラッチされたあとのＴ３で＋１されるようになっています。この仕組みによって、ＣＰＵは次々にメモリから新しい命令を読み込むことができるのです。
しかし、割込みが受付けられたときには、ＰＣ（プログラムカウンタ）は＋１されないようにして、現在のプログラムアドレスを維持しておく必要があります。
ＰＣｃｌｋＤＥは、Ｔ３のときにＰＣ（プログラムカウンタ）が＋１されないように、カウントアップを禁止する信号です。
割込みが受付けられたあとのｉｎｔＲＤがアクティブな期間には、外部から割込み命令をデータバスに乗せる必要があります。そのため、ｏｕｔＤＥをアクティブにして、外部アドレスバスをハイインピーダンスにします。
ＰＣｃｌｋＤＥ、ｏｕｔＤＥ信号は、［第３９回］のＰＣ（プログラムカウンタ）の回路図および外部制御回路の回路図にあります。
さて、さきほどの、ＩＮＴ信号が受付けられたことによって、後段の回路から出力される信号がもうひとつあります。
いま説明した４つの信号は、ＩＮＴ信号が受付けられた直後からアクティブになりますが、残る１つの信号はＴ４のときにアクティブになります。
７４ＨＣ０３でＴ４とのＡＮＤをとって出力されます。
その出力をたどると、ＩＮＴｅｎｂｌを維持しているＤフリップフロップのｃｌｒ端子につながっています。
この回路によって、割込み可能状態は、ＩＮＴ信号が受け付けられたあとのＴ４のときにクリアされてしまい、それ以後は重ねて割込みが受け付けられない状態になります。
●ＤＩ命令の回路
これは簡単です。
上で最後に説明したＤフリップフロップのｃｌｒ端子に、ＤＩ命令がデコードされた信号が、これも同じＴ４のタイミングで伝えられます。
このフリップフロップがクリアされると、ＩＮＴ信号が入力されても、無視されてしまうことは、上で説明した通りです。
●ＥＩ命令の仕組み
前回（［第２４２回］）の終りのところで、ＥＩ命令が実行された直後に割込みが入ってきて、割込み処理ルーチンの実行が終了する前に重ねて割込みが発生しないよう、ＥＩ命令の回路には特別の工夫がしてあります、というお話をしました。
それが上の回路図にある、２段のＤフリップフロップ回路です。
その部分だけ切り取ってもう一度お見せしましょう。
あれえ。何を考えていたのでしょう。
ここはえらく無駄な回路になっています。
今気がつきました。
７４ＨＣ７４のｐｉｎ３のＣＫ入力にはＴ４をそのまま入力すればよかったですね。
こんなゲート回路は余分でした。
また配線図を直さなければいけません。なんだかどんどん修正個所が増えてしまいます。
さて、ＥＩ命令の回路の動作です。
前段のフリップフロップはＥＩ命令のＴ４のときにセットされます。
その出力は後段のフリップフロップのＤ入力につながっています。
ところがその後段のフリップフロップのＣＫには、Ｔ３が入っています。
Ｔ３は当然、Ｔ４よりも前ですから、ＥＩ命令では、もうすでに済んでしまっています。
ですからＥＩ命令の実行中には、割込み受付け可能な状態（後段のフリップフロップのＱ出力がＨの状態）にはなりません。
次の命令のＴ３のときにはじめて割込みの受け付けが可能になります。
そして、実際にＩＮＴ信号がサンプリングされるのは、すでに説明しましたように、さらにそのＥＩ命令の次の命令が終了したあとの、次のＴ０のとき以後ということになります。
２００９．６．７ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る