(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２９回］
●ＪＫフリップフロップとＤフリップフロップ
下図左がＪＫフリップフロップで右がＤフリップフロップです。
ＪＫフリップフロップはＪとＫがＨかＬかで動作が異なります。
図の回路のように、ＪとＫをともにＨにした状態のときに、クロック（ＣＫ）が入力されると、入力されるたびに出力が反転します。
図のＪＫフリップフロップは７４ＨＣ７３を想定していますので、クロック入力に小丸がついています。
クロックに小丸がついているのは、クロックの下がりエッジに同期することを示しています。
クロックの下がりエッジ以外の期間は、出力は固定されたままになります。
クロック入力のたびに出力が反転し、それ以外の期間は出力が固定しますから、結果として入力されるクロック周波数の１／２の周波数のパルスが出力されることになります。
出力パルスのＨ期間もＬ期間も入力クロックの１周期の長さですから、出力されるパルスはちょうどデューティが５０％のパルスになります。
これに対してＤフリップフロップは１種類の動作しかしません。
クロックが入力されたときのＤ入力がそのまま出力されます。図のＤフリップフロップは７４ＨＣ７４を想定していますので、出力されるタイミングは、入力クロックの上がりエッジに同期します。
クロックの上がりエッジでＤに入力されているデータ信号をラッチし、出力します。
クロックの上がりエッジ以外の期間は出力は固定しています（その間にＤ入力が変化しても出力は変化しません）。
このようにＤフリップフロップは、Ｄに入力されたデータをクロック入力のタイミングでラッチする、レジスタであるといえます。
ところでＤフリップフロップの反転出力（
）をＤにつないでしまったらどうなるでしょうか？というのが前回お見せした回路です。
下の図で説明しましょう。
図では、「なんじゃ、これは？」というわけのわからない図になってしまっていますが、これは筆者の手抜きで（ちょっと時間がないものですから）、わかりにくい図になってしまいました。
クロックの上がりエッジでＤ入力がラッチされます。
Ｄにはそのときまでの反転出力（
）がつないでありますから、これがＨだったとすると、クロックの上がりエッジでＨ入力がラッチされますから、出力ＱにはＨが、そして反転出力（）にはＬが出力され、そのまま固定されることになります。次のクロックの上がりエッジで、今度は現在の反転出力（
）のＬがラッチされますから、出力ＱにはＬが、そして反転出力（）にはＨが出力されることになります。出力されるパルスはＪＫフリップフロップと同様に、入力クロックの１／２の周波数でしかもデューティは５０％になっています。
本日も一日中多忙で、ほんの少ししか書くことができませんでした。
２００８．８．６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る