(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３８３回］
●やっとＭＹＣＰＵ８０のプリント基板ができてきました
ご予約いただいておりました分のＭＹＣＰＵ８０基板がやって出来てきました。
組立てに必要なパーツはすでにそろっていますので、あとはプリント基板の修正作業と説明書のプリントアウト（ページ数が多いのでなかなか大変です）が終わればお送りすることができます。
ご予約いただいておりました皆様には、メールにてご連絡を差し上げましたが、念のため下記にお振込先をご案内いたしますのでよろしくお願いいたします。
お振込みいただく金額は、ＭＹＣＰＵ８０組立キット代金、税込合計４９３５０円です。
郵便振替口座 ００８１０−０−４５９６１ (有)中日電工
宛てにお振込みくださいますようお願いいたします。
●８ビットＣＰＵのブロック図
今回検討中の８ビットＣＰＵ回路のブロック図です。
比較のためにＭＹＣＰＵ８０のブロック図もお見せすることにいたします。
ＭＹＣＰＵ８０のブロック図は［第２３３回］にもありますが、このときは一部のレジスタ回路のみで、省略しているところがありました。
それでは上の８ビットＣＰＵ回路のブロック図と対比しながら説明するのに不都合がありますから、以下にあらためてＭＹＣＰＵ８０の全ブロック図をお見せします。
●ＭＹＣＰＵ８０のブロック図
レイアウトの都合でＰＣ（プログラムカウンタ）とＳＰ（スタックポインタ）が、８ビットＣＰＵでは図の下部に位置しているのに対して、ＭＹＣＰＵ８０では図の上部に位置しています。
図が大きいのでブラウザで見ながら比較するのは厄介かもしれません。適宜、図をコピーしてプリントアウトなどしていただいて比較してください。
ＭＹＣＰＵ８０では、ＰＣＨ、ＰＣＬ、ＳＰＨ、ＳＰＬ、Ｈ、Ｌ、ＷＫＨ、ＷＫＬはアドレスバスにも出力を行いますが、８ビット内部バスを介してデータの読み出し、書き込みをおこなうため、出力ゲートをアドレスバス用と内部データバス用の２個もっています。
ここのところが、８０８０では内部データバスに対してデータの読み出し、書き込みを行い、アドレスバスに対しては内部データバスの値を一旦ラッチしてから、外部アドレスバスに出力しているようです（本当のところははっきりしませんが）。
まあ、８ビットＣＰＵですから、内部データバスは当然８ビット。なので１６ビットのアドレスバスに出力するには、内部データバスを介して、２回に分けてラッチして出す、ということになります。それが当たり前の考え方です。
たとえば、ＰＣＨＬのようにＨＬレジスタからＰＣに１６ビットのアドレスデータを送る場合でも、当然内部バスを使って、８ビット２回に分けて送ります。
●今回の８ビットＣＰＵは一部１６ビットバスです
ＭＹＣＰＵ８０の基板設計（作図）がほぼ終わってから、もったいないことをしていたことに気がつきました。
８本の内部データバスのほかに「外部」アドレスバス１６本がＨＬレジスタ、ＷＫレジスタ、ＳＰ、ＰＣの間を結構な幅で基板を占有して走っています。
確かに普通のＣＰＵならば「外部」アドレスバスです。
ですけれどＭＹＣＰＵ８０にとっては、基板内部の配線なのですから、外部ではなくて、内部アドレスバスであるとも言えるのではないか。
こいつをただ出力だけのアドレスバスとしてしか使わないというのはもったいない話です。
そこで、このアドレスバスを１６ビットの「内部」データバスとしても利用してしまおう、と考えました。
最初にお見せした今回の８ビットＣＰＵのブロック図と、ＭＹＣＰＵ８０のブロック図を見比べてみてください。
今回の８ビットＣＰＵでは、ＰＣもＳＰも８ビット内部データバスにはつながっていません。
読むのも書くのも「外部」アドレスバスに対してのみ行います。
しかしデータバスは８ビットです。
メモリからのデータは８ビットなのですから、それをいきなり１６ビットバスに送るわけにはいきません。
そこで、８ビットデータバスと１６ビットアドレスバスの間で橋渡しをするレジスタが必要になってきます。
それがＤＡレジスタとＡＤレジスタです。
ＤＡレジスタはデータバスからデータを読み込んでラッチし、ＤＡ（Ｈ）、ＤＡ（Ｌ）の２つのレジスタを合わせて１６ビット幅にして、１６ビットバス（アドレスバス）に送り出します。
ＰＣやＳＰは、この１６ビットのデータを一度に書き込むことができます。
またＰＣやＳＰから１６ビット幅で読み出したデータは、ＡＤ（Ｈ）、ＡＤ（Ｌ）レジスタに書き込まれてから、８ビットずつ２回に分けて８ビットデータバスに送り出します。
このように配置することで、余計な配線を省くことができるのと同時に、いままで１６ビットのアドレスデータを８ビット２回に分けて読み書きしていたところが、１６ビットで１回の読み書きで済みますから、それだけ回路も簡単になる道理です。
●レジスタも有効利用を考えます
ＭＹＣＰＵ８０ではローテイト命令のためのシフトレジスタやＩＮＲ、ＤＣＲ命令のためのＵＰ／ＤＯＷＮカウンタが、汎用のレジスタと独立して存在していて、それらのレジスタは、ただその目的のためだけに使われていました。
ＡＬＵ回路の”Ａ”レジスタ、”Ｂ”レジスタも同様です。
これももったいない話ですので、制約つきであっても、汎用レジスタとしても利用可能にすることを考えました。
レジスタ数を減らした分を、それで多少でも補おうというわけです。
ＩＮＲ、ＤＣＲのためのＵＰ／ＤＯＷＮカウンタはＡＬＵの”Ａ”レジスタにあわせてしまい、かつＡＬＵのみではなくて、汎用のレジスタＡとしても使えるように考えました。
●シフトレジスタは使いません
そして、もうひとつ、今回の８ビットＣＰＵでは、ローテイト命令のためのシフトレジスタは無くしてしまいました。
シフトレジスタがなくて、どうやってローテイト命令を実行するのか？
については、ちょっと時間がなくなってしまいましたので、次回に説明をいたします。
●４ビットＣＰＵのブロック図です
８ビットＣＰＵのブロック図をお見せして、概略を説明しましたので、ことのついでに４ビットＣＰＵのブロック図もお見せいたします。
内部データバスが８ビット→４ビットに、外部アドレスバスが１６ビット→８ビットになったこと（およびそれにともなって８ビットレジスタが４ビットレジスタになったこと）を除いては、基本的には、８ビットＣＰＵと同じです。
ただ８ビットＣＰＵでは、外部データバスも内部データバスもともに８ビットであるため、外部、内部の間には双方向ゲート（７４ＨＣ２４５）があるだけでしたが、４ビットＣＰＵでは、そのところを８ビット←→４ビットの間の橋渡しをしなければならないので、ちょっと複雑な回路になっています。
ブロック図だけを見ていても、はてな、ということでわかりづらいかもしれません。
いずれ、具体的に回路図をお見せしながら、説明をしていくつもりです。
２００９．１１．１８ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る