(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４２回］
●ＭＯＶ ｒ，Ｍの回路図です
ＭＯＶ命令の説明の続きです。
前回は、ＭＯＶ命令の中でも一番シンプルな、レジスタからレジスタへデータを転送する、ＭＯＶ ｒ，ｒ’の回路について説明をしました。
今回はそれよりも少しだけ複雑な、メモリからレジスタへデータを転送する、ＭＯＶ ｒ，Ｍの回路について説明をします。
といっても、ＭＯＶ ｒ，ｒ’とほとんど同じです。
ＭＯＶ ｒ，ｒ’の回路とどこが違うかというと、右上の信号出力の部分が違っているだけであとは同じです。
ＭＯＶ ｒ，ｒ’の回路では、信号出力の条件が、ｓ≠１１０（データの送り元はメモリ以外のレジスタ）でしたが、今回はそこが逆になっており、ｓ＝１１０（データの送り元はメモリ）になっています。
ここでのメモリというのは、ＨＬレジスタの値をアドレスとして示す、間接アドレッシングでのメモリアドレスのことです。
ですから、アドレスバス（Ａ０〜Ａ１５）には、プログラムカウンタに代わって、ＨＬレジスタの値を出力しなければなりません。
アドレスバスにＨＬレジスタの値を出力するにはＨＬｓｅｌ信号をＬにします。
ＨＬレジスタの回路図です。
ＨＬｓｅｌをＬにすると、ＨレジスタとＬレジスタとアドレスバスをつないでいる７４ＨＣ２４４の出力がイネーブルになって、ＨＬレジスタの値がアドレスバスに出力されます。
タイミングチャートを見ながら説明をしていきます。
●ＭＯＶ ｒ，Ｍ のタイミングチャートです
前回のＭＯＶ ｒ，ｒ’でもお話しましたが、ＯＰコードフェッチサイクル（Ｔ０〜Ｔ３）は、どの命令でも同じなので省いてあります。
命令の実行部分のタイミングチャートは、Ｔ４から始まります。
Ｗ１の期間（Ｔ４〜Ｔ７の期間）ＨＬｓｅｌとＭＥＭＲＤをアクティブにします。
アドレスバスＡ０〜Ａ１５にはＨＬレジスタの値が出力され、データバスＤ０〜Ｄ７には、ＨＬレジスタの値をアドレスとするメモリ（つまりＭ）の値がメモリから出力されます。
ＭＥＭＲＤがアクティブになると、それに連動して、ＤａｔａＧがアクティブになり、ＤａｔａＤＩＲがＨになります。
するとデータバスと内部バスの間にある７４ＨＣ２４５の出力がアクティブになって、外部データバス→内部データバスの向きにゲートが開きます。
このあたりの回路図は［第３９回］でお見せしました。ＯＰコードレジスタ＆内部バスゲート回路と制御信号作成回路です。
外部データバスにはメモリＭのデータが出力されていますから、そのデータが内部データバスにも入ってきます。
Ｔ６の期間ｒｅｇＷＲをアクティブにします。
ｒｅｇＷＲがアクティブになることで、ｒｅｇＷＲとｄ０〜ｄ２によって選択されたレジスタに内部データバスのデータが書き込まれます。
ｓ２〜ｓ０にはＯＰコードのビット２〜ビット０の値（Ｍを示す１１０）が乗っていますが、ｒｅｇＲＤはアクティブではないため、この信号は実際には利用されません。
データの送り元と送り先がともにレジスタである、ＭＯＶ ｒ，ｒ’はＴ４、Ｔ５の２クロックでデータを転送しましたが、ＭＯＶ ｒ，Ｍでは、Ｔ４〜Ｔ７の４クロックかかっています。
これはメモリアクセスの特殊性を考慮したためです。
実はＭＯＶ ｒ，Ｍに限って言えば、昔と違って最近のメモリのアクセスタイムは非常に速くなっているので、よほど昔のメモリを使わない限り、ＭＯＶ ｒ，ｒ’と同じタイミングでも、多分問題無く実行できるはずです。
しかし、逆の命令である ＭＯＶ Ｍ，ｒになると少し事情が変わってきます。
このことについては、ＭＯＶ Ｍ，ｒの説明のところでまたお話することにいたします。
命令の実行の終わりに、Ｔ８のタイミングでＭｃｌｒをＬにします。前回にも説明しましたが、こうすることでマシンサイクル用カウンタの７４ＨＣ１６１がクリアされ、Ｔ０に戻って、次のＯＰコードフェッチサイクルを実行することができます。
以上の説明を理解した上で、もう一度、ＭＯＶ ｒ，Ｍの回路図を見てみましょう。
Ｗ１がＨのときにＨＬｓｅｌとｍｅｍＲＤがＬになり、Ｔ６がＨのときにｒｅｇＷＲがＬになり、Ｔ８がＨのときにＭｃｌｒがＬになります。
タイミングチャートの、そのままです。
こうやってみると、非常にわかりやすい回路だと思いませんか？
２００８．８．２０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る