(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４５６回］
●ＴＫ８０のステップ回路
［第４５４回］で、ＴＫ８０はＩＮＴ割込みを利用してステップ動作をさせていた、というあたりの説明をしました。
モニタプログラムからユーザプログラムに制御が移った直後に割込みを発生させることができれば、ステップ動作ができるはずです。
ＭＹＣＰＵ８０のＴＫ８０回路では、ＣＰＵ回路のＯＰコードフェッチ信号と、インタラプトイネーブル状態を保持するＦＦ（フリップフロップ）の出力信号を利用して、ユーザープログラムを１命令だけ実行したところで割込みが受け付けられる回路を考えました。
しかしその仕組みをそのままＺ８０ＣＰＵで使うわけにはいきません。
Ｚ８０ＣＰＵでステップ回路を考える前に、ＴＫ８０（８０８０ＣＰＵ）ではどういう回路になっていたのでしょうか？
というところで［第４５４回］は終ってしまいました。
で、今回はそこからの続きです。
ＴＫ８０のＳＴＥＰ回路です。
回路図のＳＴＥＰに関係する部分だけを示してあります。
ちょいと複雑な回路になっています。
ここのところの動作について、タイミングチャートで説明することも考えたのですけれど、やめておくことにいたしました。
私自身も８０８０の信号タイミングなど全く記憶にも残っていませんし、いまさらそれについてＵｓｅｒ’ｓ Ｍａｎｕａｌで確認しながらタイミングチャートを描いてみたとしても、それほどものの役に立つというものでもない、と思ったからです。
実際タイミングチャートを描くのは面倒ですものね。
まあ回路を考えるときにタイミングチャートもどきの落書き程度のものを描くことはあるのですが、きっちりしたタイミングチャートなどを描いているより、回路図を描いてしまった方が速い、と思っているものですから…。
で、この回路図の説明については、かなりいい加減な、あやしげなところもあるのですけれど、そんなわけでタイミングチャートなしで、文章にて片付けてしまいたいと思います。
早い話が、手抜きです。
８０８０は命令の各マシンサイクルのはじめのところでデータバスにＣＰＵの状態を出力するようになっていました。
回路図で８２２４というＩＣがあります。これは８０８０のクロックオシレータなのですが、そのｐｉｎ７からは、ＣＰＵがステータスをデータバスに乗せるタイミングを示すストローブ信号が出されています。
図の下の方にあるのは７４７４タイプのＤフリップフロップのようです。
ＴＫ８０の回路にはＮＥＣ製のＩＣが使われていたらしくて、回路図についているＩＣ名は標準のＴＴＬ名ではないようです。
でも信号の接続と端子番号から推測すると、このＩＣは７４７４と同じだなあ、と思います。
データバスのＤ５の出力がインバータを介して、Ｄ−ＦＦ（と思う）のＤ信号入力に入っています。
「反転入力」の「反転出力」を後ろのＤ−ＦＦのＣＫ入力に入れているところが、なんとも気持ちが悪いのですけれど、多分このインバータはバッファだったのではないか、と思います。
８０８０は出力信号のドライブ能力が小さかったらしい、ということが［第４５３回］でもご紹介させていただいた、 半導体コレクション展示会場さまのサイトに書いてあります。
そのデータバスのＤ５には、ＳＴＳＴＢのタイミングで、ＣＰＵステータスとして、そのマシンサイクルがＭ１サイクルであるときには１が出力されます。
ロジックが反転しているのでわかりにくいのですが、このＤ−ＦＦのＱ＿出力は、Ｍ１サイクル（つまりＯＰコードフェッチサイクル）のときだけ、Ｈが出力されます。
このＱ＿は後ろのＤ−ＦＦのＣＫ入力になっています。
後ろのＤ−ＦＦのＰＲ（プリセット）入力には、ＩＮＴＥ（インタラプトイネーブル）信号が入力されています。ここにもバッファが使われています。
ＩＮＴＥはＥＩ命令が実行されて、割込みが受付可能状態であることを外部回路に知らせる信号です。
後ろのＤ−ＦＦ回路のＰＲ入力にはＩＮＴＥ（Ｈアクティブ）が入っているわけですから、ＥＩが実行されて割込受付可能になったとき（ＲＥＴ命令が実行されたあと）以外はＱ出力がＨになっています。
Ｑ出力を見ていくと、ＮＡＮＤゲートを介して（そこで反転して）８０８０のＩＮＴ入力（Ｈアクティブ）につながっています。
つまり、後ろのＤ−ＦＦのＱ出力がＬになると、それがＩＮＴ信号になるのです。
ここまでのところで、後ろのＤ−ＦＦは割込受付可能状態のときだけ、Ｑ出力がＬになるためのスタンバイ状態になることがわかりました。そのほかのときはずっとＨのまま（ＰＲがＬのままなので）ですからＩＮＴ信号は出力されません。
後ろのＤ−ＦＦのＤ入力はＧＮＤにつながっていますから、ＣＫが入力されたら、Ｑ出力はＬになります。
そのＣＫには前のＤ−ＦＦのＱ＿がつながっています。
そのＱ＿は、通常はＬで、Ｍ１サイクルのときだけＨになります。
以上を整理してみます。
まず、モニタプログラムがステップ動作に入るために、ＥＩ命令を実行して、そのあとＲＥＴ命令を実行すると、割込みが受付け可能になって、ＩＮＴＥがＨになります。
ＩＮＴＥがＨになるので、それを受けて後ろのＤ−ＦＦが、ＣＫ入力があればＱ出力が変えられる状態（それまではＱ＝Ｈ固定）になります。
ＲＥＴ命令でユーザープログラムに戻ると、そこでユーザープログラムの命令がフェッチされます（Ｍ１サイクルが実行される）。
Ｍ１サイクルが実行されると、前のＤ−ＦＦのＱ＿出力がＬからＨに変わるので、つまりそれは後ろのＤ−ＦＦのＣＫがＬからＨになることなので、後ろのＤ−ＦＦのＱ出力がＬになります。
すると、ＩＮＴ信号がアクティブ（Ｈ）になります。
このＩＮＴ信号は、今実行中のユーザープログラム命令の最後のサイクルの終わりにＣＰＵによって認識され、そこで割込みが発生することになります。
つまりモニタプログラムからユーザープログラムに制御が移って、ユーザープログラムが１命令だけ実行された直後に割込みが発生し、そこでステップ処理ルーチンが実行されるのです。
以上、文章だけで説明いたしましたが、ご理解いただけましたでしょうか？
２０１０．３．１３ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る