(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４５９回］
●ＮＤ８０ＺＨのステップ回路（その２）
Ｚ８０版ＴＫ８０ボード（ＮＤ８０ＺＨ）のステップ回路は［第４５７回］にお見せしました。
その回路図をよく見ますと、ＲＯＭｓｅｌｅｃｔ信号だけではなくて、ＲＦＳＨなどというわけのわからない信号が抱き合わせになってしまっています。
それはまた一体どういうわけなのか、というところで前回は終ってしまいました。
普通に考えると、下のような回路でいいはずなのです。
すっきりしていて前回考えた通りのわかりやすい回路です。
ところがこの回路にすると、まともにステップ動作をしてくれません。
なぜかといいますと、Ｚ８０のリフレッシュが邪魔をしてくれるからなのです。
●Ｚ８０のリフレッシュ機能
Ｚ８０は、ダイナミックＲＡＭのデータ維持に必要なリフレッシュの機能をもっています。
Ｚ８０のメモリ空間はたかだか６４ＫＢですから、今ならそれくらいのメモリはＳＲＡＭ（スタティックＲＡＭ）の１〜２個で簡単に実現できてしまいます。
しかしＺ８０が登場した当時は、まだメモリの集積度が低くて、スタティックＲＡＭはとても高価だったのです。
ちなみにＴＫ８０は標準ではわずかに５１２バイトのＲＡＭしか搭載していませんでした。ＴＫ８０の基板上には１ＫＢのＲＡＭエリアしかありませんでしたから、ＲＡＭをフル実装してもやっと１ＫＢだったのです。
そんな昔でもダイナミックＲＡＭはありました。
いまでは普通にＲＡＭといえばパソコンのＤＲＡＭのことをさすようになってしまいましたが、そのＤＲＡＭというのはダイナミックＲＡＭのことなのです。
もちろん集積度は今とは比べ物になりませんでしたが、当時でもスタティックＲＡＭよりはダイナミックＲＡＭの方が集積度が高かったので、数十ＫＢのメモリシステムということになれば、ダイナミックＲＡＭを使うことになります。
ところがスタテイックＲＡＭと違ってダイナミックＲＡＭは通電状態でも、そのままではデータを維持しておくことができません。非常に微細な構造でデータを維持しているために、ほっておくと、すぐにデータが消滅してしまいます。
そこでデータが消えてしまわないように、数ミリだか数十ミリ秒だかの間隔で、メモリを常時アクセスして「再書込み」してやらなければなりません。それがリフレッシュです。
一般的なダイナミックメモリシステムでは、そのためにリフレッシュ回路を組んで、ＣＰＵのメモリアクセスとは別にリフレッシュを行うようにしなければなりませんでしたが、Ｚ８０では、そのようなリフレッシュ回路を用意しなくてもよいように、自前でその仕組みをもっていたのです。
下はＺｉｌｏｇ社「Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」からの引用です。
Ｚ８０では、ＣＰＵがＯＰコードをフェッチしたあとの、内部処理の期間中に空きになる、Ｔ３、Ｔ４のクロックのときに、外部アドレスバスにダイナミックＲＡＭのための「リフレッシュアドレス」信号が出力されます。
ところで…？
なんのお話でしたっけ？
そうでした。
Ｚ８０ではＩＮＴＥ信号がありませんから、ＴＫ８０と同じようにステップ動作をさせるために、ＩＮＴＥの代わりに、ＲＯＭｓｅｌｅｃｔ信号を使おうとしたところ、うまく動いてくれません。
理屈の上では、ＲＯＭのモニタプログラムからＲＡＭのユーザープログラムにジャンプして、そこで１命令を実行したところでＩＮＴ信号が出るはずなのですが、実際にはＩＮＴ信号が出てくれないのです。
ＲＯＭｓｅｌｅｃｔ信号は、ＭＲＥＱとＡ１５＝０とのＡＮＤから作っています。
ですから、ＲＡＭをアクセスしているときは、Ｄ−ＦＦのクリア端子はＨになって、フリップフロップが働くはずなのですが、どうもＲＡＭをアクセスしているはずなのに、Ｄ−ＦＦがクリアされてしまうようなのです。
そこで、リフレッシュに注目、です。
上のタイミングチャートを見ると、ＲｅｆｒｅｓｈのときもＭＲＥＱがアクティブになっています。
もしもＲＡＭをアクセスしているときに、Ａ１５＝０になるようなアドレスが出力されたとするならば、おお、Ｄ−ＦＦはクリアされてしまいます。
それではということで、［第４５７回］にお見せした回路図のように、このリフレッシュ期間中はＤ−ＦＦをクリアしないようにすると、ＴＫ８０と同じように正しくステップ動作をしてくれるようになります。
実は、この［第４５７回］にお見せしたＺ８０ＣＰＵでのステップ回路は、もうかれこれ３０年近くも前に作ったＮＤ８０Ｚの回路でした。当時はどのような過程でこのリフレッシュ問題にたどりついたのかは全く記憶にありませんし、記録も残っていません。
ただ回路図として残っていることからすると、ともかくＺ８０ＣＰＵを使ってＴＫ８０のステップ動作と同じことをさせるためにはこうしなければならない、ということを探り当てたことには違いありません。
ところで、さきほどのタイミングチャートを見ている限りでは、ここまでのお話はしごくもっともな展開で、疑問をさしはさむ余地はないのでありますが…。
さきほどのＺ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌからの引用文をよくよく読み直してみますと。
おい、ちょっと、待て。おかしいではないか。
ということになります。
だって、しょっぱなから「ｔｈｅ ｌｏｗｅｒ ｓｅｖｅｎ ｂｉｔｓ ｏｆ ｔｈｅ ａｄｄｒｅｓｓ ｂｕｓ ｃｏｎｔａｉｎ ａ ｍｅｍｏｒｙ ｒｅｆｒｅｓｈ ａｄｄｒｅｓｓ …」と書いてあります。
そう。確かにアドレスバスの下位７ビットには、リフレッシュアドレスが出力されるのです。
でも、ではこのときアドレスバスの上位ビットには何が出力されるのでしょうか？
Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌのリフレッシュ信号の説明や、アドレスバス出力、ＯＰコードフェッチサイクル（Ｍ１サイクル）の説明など、あちこち捜してみたのですけれど、そのどこにも、このときアドレスバスの上位ビットがどういう状態になるのかについては、何も書かれていませんでした。
うう。
さて、しかし、どこかで、何かを、読んだような…。
本日は時間がなくなってしまいました。この続きはまた次回にすることにいたします。
［追記］
昨日は眠かったので気がつかなかったのですけれど、今朝（３／２０）になってから読み直していましたら、今回お見せした「Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」からの引用文にはミスプリントがあることに気がつきました（お気づきになりましたでしょうか？）。
本日も朝から多忙ですので、それについても次回に書くことにいたします。
２０１０．３．１９ｕｐｌｏａｄ
２０１０．３．２０追記
前へ
次へ
ホームページトップへ戻る