(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第４６０回］
●ＭＹＣＰＵ８０のご注文をいただきました
埼玉県草加市のＴＳ様からＭＹＣＰＵ８０組立キットのご注文をいただきました。
ＴＳ様、ご注文有難うございました。
さっそくパーツの手配をいたしました。
準備ができますまでの間、しばらくお待ちいただきますようお願いいたします。
●Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌのミスプリント
前回の終わりに「追記」しましたように、最初はいいかげんに飛ばし読みをしていたものですから気がつかなかったのですが、翌日になってから読み直していましたら、引用しました「Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」の「ＲＦＳＨ」の説明文にミスプリントがあることに気がつきました。
そのままでは意味が通りませんので念のために説明を加えることにいたします。
その部分を下に再掲いたします。
２行目の終わり近く、「ｔｉｎｄｉｃａｔｉｎｇ」と書いてありますが、こんな単語はありません。
英文法とか英作文とかというものは昔から苦手でしたので、こういう場合に本当はどう書くのが正しいのかは定かではないのですが、文意からすると、
①ｔｈｅ ＲＦＳＨ ｓｉｇｎａｌ ｂｅｃｏｍｅｓ ａｃｔｉｖｅ ｉｎｄｉｃａｔｉｎｇ ｔｈａｔ …
というふうにするか、あるいは’ｔ’が最初にありますから、このドキュメントの作成者は、
②ｔｈｅ ＲＦＳＨ ｓｉｇｎａｌ ｂｅｃｏｍｅｓ ａｃｔｉｖｅ ｔｏ ｉｎｄｉｃａｔｅ ｔｈａｔ …
と書くつもりだったのかもしれません。
多分上記①か②のどちらかだと思います。
●ＲＦＳＨ期間の上位アドレスバスに出力されるデータは？
［２０１０．３．２２追記］
前回書きましたように、８０８０ではうまく動作するステップ回路とほぼ同じ考え方の回路が、Ｚ８０ではうまく働いてくれません。
結論から先に書いてしまいますと、その原因はＺ８０の「リフレッシュ動作」にあるらしいことがわかりました。
Ｚ８０にはステップ動作に必要なＩＮＴＥ信号がありませんから、その代わりにＲＯＭｓｅｌｅｃｔ信号を使います。
ステップ動作は、ＲＯＭのモニタプログラムからＲＡＭのユーザープログラムに移った直後の１命令をＣＰＵが実行したときに割込み信号が発生することで実現しています。
ですから、ＣＰＵがＲＯＭをアクセスしているときには、ＩＮＴ信号を発生させるためのＤ－ＦＦをクリア状態にしておいて、ＣＰＵのアクセスがＲＡＭに移ったときにＤ－ＦＦをイネーブルにすることで、ＩＮＴ信号を出力させるように考えたのです。
ところがＲＡＭをアクセスしているはずなのに、Ｄ－ＦＦがクリアされてしまうのです。
Ｚ８０はメモリから命令コードを読み込んで実行するＯＰコードフェッチサイクル（Ｍ１サイクル）で、ＯＰコードを読み込んでＣＰＵ内部で処理をしているＴ３、Ｔ４のときに、再びＭＲＥＱ信号をアクティブにするとともにＲＦＳＨ信号をアクティブにして、アドレスバスに、ＤＲＡＭ（ダイナミックメモリ）のデータ維持に必要な「リフレッシュアドレス」を出力します。
このときは通常のメモリアクセスのようにメモリからデータバスにデータが読み出されてしまわないようにＲＤ信号はアクティブにはなりません。
どうやらこのリフレッシュのときに、ＲＯＭｓｅｌｅｃｔがアクティブになってしまうようなアドレス（アドレスバスのＡ１５が０になるようなアドレス）が出力されているようなのです。
そのために、ＣＰＵがＯＰコードフェッチでＲＡＭをアクセスしてＤ－ＦＦからＩＮＴ信号が出力されたのに、その直後のＴ３のタイミングで再びＤ－ＦＦがクリアされてしまうために、せっかく出力されたＩＮＴ信号がクリアされてしまいます。
ＩＮＴ信号は命令の最後のクロックのときに確認されます。
最短の命令ではＴ４のときですから、このときにはすでにＩＮＴ信号はクリアされてしまっていることになります。
ところが、これも前回書きましたように、「Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」をさらによく読んでみますと、リフレッシュ期間中には、アドレスバスの「下位７ビット」にリフレッシュアドレスが出力される、と書いてありました。
それじゃあアドレスバスの上位ビットにはどういう値が出力されるのか、そこのところを知ろうとして、Ｕｓｅｒ’ｓ Ｍａｎｕａｌを調べてみたのですが、なかなか見つかりません。
というところまでが、前回のお話でした。
［追記ここまで］
Ｚｉｌｏｇ社「Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」をあちこち探っていましたら、こんなところにちらりと書いてあるのが、やっとみつかりました。
下線は筆者がつけ加えました。
Ｒレジスタというのはリフレッシュアドレスを出力するための８ビットのレジスタで、そのうち下位７ビットがＲＦＳＨ期間中にアドレスバスの下位７ビット（Ａ６～Ａ０）に出力されます。
Ｒレジスタの下位７ビットの値はＣＰＵがＯＰコードをフェッチするたびにオートマチックにインクリメントされます（ａｒｅ ａｕｔｏｍａｔｉｃａｌｌｙ ｉｎｃｒｅｍｅｎｔｅｄ）。
上記引用文はそのＲレジスタについての説明文なのですが、その説明文の終わりにアドレスバスの上位８ビットに出力されるデータについての説明があります。
アドレスバスの上位８ビット（Ａ１５～Ａ８）には、Ｉレジスタの値が出力されるのだそうです。
そういうことを、こんなところに書いておいていただいても、ねえ。
●Ｉレジスタ
んじゃあ、ということで、Ｉレジスタの説明文を下記に引用いたします。
［出典］Ｚｉｌｏｇ社 Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ
ＩレジスタはＺ８０のモード２の割込みで使われます。
８０８０の割込みはＩＮＴ信号の入力とともにデータバスに乗せるＲＳＴ命令によって、００００、０００８、００１０、…、００３８の８通りのアドレスのいずれかから始まる割込み処理プログラムが実行されるというものでしたが、Ｚ８０にはその８０８０の割込みと同じ割込み（これをモード０といいます）のほかに、モード１、モード２という割込みモードがあります。
Ｚ８０の割込みモードについてはまだ説明していませんでしたので、ここで簡単に説明をしておくことにいたします。
●モード０の割込み
これは上にも書きましたように８０８０のもっていた割込みモードです。
ＩＮＴ信号とともにデータバスにＲＳＴ０～ＲＳＴ７のＯＰコードを乗せることで、メモリアドレスの００００から８番地飛びに置かれた割込み処理プログラムが実行されます。
ＴＫ８０モニタプログラムのステップ動作は、「このＲＳＴ７割込み」を使っています。
同じようにＮＤ８０Ｚモニタプログラムでも、モード０の「ＲＳＴ７割込み」を使います。
モード０～モード２のいずれのモードの割込みもＥＩ命令の実行によってはじめて受付け可能になります。
リセット後、またはＤＩ命令の実行後はＩＮＴ信号が入力されても割込みは受付けられません。
これらの割込みはＥＩ、ＤＩによって受付け可能、不能にすることができますから、「マスク可能な割込み」であるといいます。
これに対して、Ｚ８０のもうひとつの割込み、ＮＭＩ信号の入力によって無条件で００６６番地からの処理プログラムが実行される、ＮＭＩ割込みは「マスク不能な割込み」です。
ＮＭＩはＮｏｎ Ｍａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔの意味です。
●モード１の割込み
これは「ＲＳＴ７割込み」を簡略化したものである、といえます。
モード０の割込みのうち、００３８番地からのプログラムを実行する「ＲＳＴ７割込み」はＯＰコードがＦＦであることから、データバスをプルアップしておいて、そこに何も出力しないことで、結果的にＦＦコードが割込み命令としてＣＰＵに認識されるという簡便さから、簡単な割込み処理としてよく使われますが、それでもあくまでデータバスの状態を全ビットが１であるようにしておく必要があります。
それに対してモード１の割込みは、データバスの状態には関係無く、ただＩＮＴ信号を入れさえすれば、００３８番地からの処理プログラムが実行されます。
ＥＩ、ＤＩによってマスクされることを除けば、ＮＭＩ信号を入れさえすれば００６６番地からの処理プログラムが実行されるＮＭＩ割込みと同じ割込み動作である、とも考えることができます。
●モード２の割込み
これがさきほど出てきたＩレジスタを使う割込みです。
ＨＬレジスタにアドレスを入れておいて、そのアドレスにジャンプする間接ジャンプという命令があります。
８０８０のニーモニックではＰＣＨＬで、Ｚ８０ニーモニックではＪＰ （ＨＬ）という命令です。
モード２の割込みはその間接ジャンプ命令に似ています。
割込みは基本的にはサブルーチン動作ですから、「間接ジャンプ」ではなくて「間接ＣＡＬＬ」ということになります。
モード２の割込みでは、ＨＬレジスタの代わりに任意のメモリアドレスを使います。
たとえば９０００番地にジャンプ先アドレスの下位バイトが書いてあり、９００１番地にジャンプ先アドレスの上位バイトが書いてあるものとします。
ＩＮＴ信号を入力するとともに、ジャンプ先が書かれている「テーブルアドレス」の９０００をデータバスに与えることで、そのテーブルを参照して、指定されているアドレスの処理ルーチンを実行する、という動作をします。
しかしデータバスは８ビットですから、１６ビット２バイトのテーブルアドレスを与えることはできません。
そこで、そのときに、Ｉレジスタが使われるのです。
モード０の割込みと同じように、データバスには８ビットのデータが乗せられます。その８ビットのデータは「ジャンプテーブルアドレス」の下位バイトです。
そしてあらかじめ、Ｉレジスタには「ジャンプテーブルアドレス」の上位バイトを入れておくことによって、Ｉレジスタの値とデータバスの値を合わせて得られる１６ビットのジャンプテーブルアドレスを参照して、そこに指定されているアドレスのプログラムが実行される、というのがモード２の割込みです。
ＣＰＵがリセットされた直後はモード０が選択されます。
つまり８０８０と同じ割込みモードになります。
モード０～モード２はプログラムによって自由に切り換えることができます。
そのための命令として、ＩＭ０、ＩＭ１、ＩＭ２が用意されています。
●Ｉレジスタの初期値は？
そのようにして使われるＩレジスタなのですが、上のところで引用したＩレジスタの説明文には、Ｉレジスタの値がＲＦＳＨのタイミングでアドレスバスの上位８ビットに出力されることについては全くなにも書かれておりません。
初期値についても触れられておりません。
まったく、ひどいものです。
Ｉレジスタの初期値については、こんなところに書かれていました。
［出典］Ｚｉｌｏｇ社 Ｚ８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ
２行目、
ｃｌｅａｒｓ ｔｈｅ ＰＣ ａｎｄ ｒｅｇｉｓｔｅｒｓ Ｉ ａｎｄ Ｒ
と書いてあります。
リセット後はＩレジスタはクリアされて００になる、ということですから、やっとステップ動作が実行されない理由がわかりました。
ＲＦＳＨのときにもＭＲＥＱがアクティブになりますから、そのときアドレスバスの上位８ビットは００なので、ＲＯＭｓｅｌｅｃｔがアクティブになってしまうのです。
このときＲＤ信号はアクティブにはなりませんから、ＲＯＭが選択されていても、ＲＯＭからデータは読み出されません。
しかしそれによって、ＲＡＭの命令を実行していても、ステップ回路のＤ－ＦＦがクリアされてしまうため、ＩＮＴ信号は出力されないのです。
以上のようなわけで、［第４５７回］の回路のように、ＲＦＳＨ期間中のＲＯＭｓｅｌｅｃｔによってＤ－ＦＦがクリアされてしまわないようにしないとステップ回路が機能してくれないことがわかりました。
およそ３０年前にＮＤ８０Ｚの回路を考えたときに、そこまでのことを理解して、そのようなステップ回路にしたのか、あるいはカットアンドトライによってその回路にいきついたのかは、今となっては不明です。
しかしそのような回路にすることによって、Ｚ８０ＣＰＵのもとで、ＴＫ８０と同じステップ動作をさせることができることに間違いはありません。
ですけれど。
それなら、もっと簡単にできるじゃありませんか。
●ステップ回路が簡単になってしまいました
最初Ｚ８０でステップ回路がうまく機能しなかったそもそもの原因は、リセットによってＩレジスタに００が入ってしまうことでした。
そのために、ＲＦＳＨのときにＲＯＭｓｅｌｅｃｔがアクティブになって、Ｄ－ＦＦがクリアされてしまうのです。
ならばＩレジスタに、ビット７が０ではないような値を入れておけばよい、ではありませんか。
（ＭＲＥＱがアクティブで）アドレスバスの最上位ビットＡ１５が０のときにＲＯＭｓｅｌｅｃｔがアクティブになります。
ＲＦＳＨの期間はＭＲＥＱもアクティブになって、そのときにアドレスバスの上位８ビットにはＩレジスタの値がそのまま出力されます。
ですからそのときにＡ１５が１になるような値、つまりＩレジスタのビット７が１になるような値を、Ｉレジスタに与えておけば、［第４５７回］のような回路にしなくても、ステップ回路は働いてくれるはずです。
で、モニタプログラムの先頭のところで、
ＬＤ Ａ，ＦＦ
ＬＤ Ｉ，Ａ
という命令を書いておいたところ、
前回（［第４５９回］）でお見せした簡単なステップ回路でも問題無く動作してくれました。
めでたし、めでたしです。
じつは、モニタプログラムの先頭でＩレジスタにＦＦを与えておくことで、ステップ回路が簡単にできる、ということは、今回のＺ８０版ＴＫ８０ボード（ＮＤ８０ＺＨ）の試作基板をテストしている過程で気がつきましたので、ＮＤ８０ＺＨの本番基板では、ちゃんとそのような回路にしてあります。
なお今回のステップ回路は、Ｉレジスタにビット７が１であるような値を入れておかないと正しく動作してくれません。
モニタプログラムの先頭ではＩレジスタ＝ＦＦにしていますが、ビット７＝１になる値なら構わないので、Ｉレジスタの値としては８０～ＦＦが使えることになります。
まあ、モード２の割込みはかなり高度なプログラムテクニックに属しますから、ＴＫ８０互換のトレーニングボードでのプログラムではまず使われることは無いと思われますし、もし使うことがあるとしても、そのときＩレジスタのビット７を０にしなければ使えない、という理由はまずないだろうと思いますから、このようにＩレジスタの値を８０～ＦＦの範囲に制限したとしても、特別支障はないだろうと判断いたしました。
２０１０．３．２１ｕｐｌｏａｄ
２０１０．３．２２追記
前へ
次へ
ホームページトップへ戻る