標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第５９回］

●フラグレジスタの回路図です



８０８０のフラグは、Ｓ（サイン）フラグ、Ｚ（ゼロ）フラグ、Ｈ（ハーフキャリー）フラグ、Ｐ（パリティ）フラグ、Ｃ（キャリー）フラグの５つです。
数としては５つしかありませんが、８ビットのフラグレジスタを構成します。
各フラグと、フラグレジスタのビット位置の関係は次の通りです。

レジスタＡ〜Ｌは８ビットレジスタ７４ＨＣ３７３を使っていますが、フラグレジスタは命令によって特定のフラグのみが変化するものがあるため、８ビット全部を一度に書き換えてしまう、８ビットレジスタは使うことができません。
そこで、フラグレジスタには、それぞれ独立して書き換えができるように、Ｄフリップフロップ７４ＨＣ７４を使いました。
７４ＨＣ７４のＰＲ（プリセット）端子をアクティブ（Ｌ）にすることでフラグをセットし、ＣＬＲ（クリア）端子をアクティブ（Ｌ）にすることでフラグをリセットします。

しかしＰＵＳＨ命令、ＰＯＰ命令ではフラグをまとめてフラグレジスタとして全部同時にｒｅａｄ／ｗｒｉｔｅします。
そこでＡ〜Ｌレジスタと同じように、全部のフラグを１つのレジスタとして、同時に書き込みができるようにするために、フラグレジスタのビット位置に相当する内部データバスのビットをＤフリップフロップのＤ入力端子にそれぞれ接続し、ＣＫ入力端子にフラグレジスタ書き込みパルス（ＦｒｅｇＷＲ）を入力するようにしました。

またフラグレジスタとして全部のフラグを同時に読み出すことができるように、７４ＨＣ２４４を介して内部データバスに出力するようにしました。
７４ＨＣ２４４のＧ入力端子にフラグレジスタ読み出しパルス（ＦｒｅｇＲＤ）を接続してあります。

ＦｒｅｇＷＲは１枚目の基板のレジスタ選択回路の７４ＨＣ２３８からの出力信号ですから、正論理（アクティブＨ）パルスです。
７４ＨＣ７４はＣＫ入力がＬ→ＨのタイミングでＤ入力をラッチしますから、７４ＨＣ２３８からの出力パルスをそのまま７４ＨＣ７４のＣＫ入力にすると、パルスの立ち上がりでデータをラッチしてしまいます。
これではまずいので、書き込みパルスの終わりのタイミングでデータをラッチするようにするために、７４ＨＣ０４で反転させてから、ＣＫ端子に接続するようにしました。

なお、Ｈフラグ以外のＳ、Ｚ、Ｐ、Ｃフラグは、条件ＪＰ命令、条件ＣＡＬＬ命令、条件ＲＥＴ命令で参照されます。
そのために、Ｈフラグ以外のフラグ出力は、フラグがセットされていることを示す、ＳＦ、ＺＦ、ＰＦ、ＣＦと、フラグがリセットされていることを示す、ＳＦ＿（ＳＦの負論理出力）、ＺＦ＿、ＰＦ＿、ＣＦ＿も出力するようにしてあります。

●７４ＨＣ７４は７４ＬＳ７４ではなかった！

なにをいまさら…。
ＨＣ（ハイスピードＣＭＯＳ）がＬＳ（ローパワーショットキー）と違うことなど、いまさらあらためて言わなくても、このシリーズのはじめのところでちゃんとことわったはず、でした。

いや、それはそうなのですけれど、じつは７４ＨＣ７４は、そういう７４ＨＣと７４ＬＳの全部に共通する相違点のほかに、なんと、内部のロジック自体が違っていることに気がついたのです。
どういうことかを説明するために、それぞれの内部ロジックを比較してみます。

●７４ＬＳ７４の内部論理図です


（出典：モトローラ社７４ＬＳ７４データシート）

●７４ＨＣ７４の内部論理図です


（出典：フィリップス・セミコンダクター社７４ＨＣ７４データシート）

●７４ＨＣ７４の出力にはバッファがついている！

７４ＬＳ７４は２段のＲＳフリップフロップで構成されていることがわかります。
７４ＨＣ７４の方は、なんじゃこれは？というような、わかりにくいロジック図です。
ただなんとなく、７４ＬＳ７４と同じような回路かなぁ、と思えます。
しかし、大きく違っているところがありました。

７４ＬＳ７４はＲＳフリップフロップの出力がそのままＱ出力端子およびＱ＿出力端子につながっていますが、７４ＨＣ７４はフリップフロップの出力と、Ｑ出力端子およびＱ＿出力端子との間にインバータ（バッファ）が入っているのがわかります。
たった１個のインバータですが、このインバータが有るのと無いのとでは、Ｄフリップフロップの扱いが全く変わってきてしまいます。

７４ＬＳ７４のＱおよびＱ＿出力端子は、内部論理図をよーく見てみると、なんと入力端子でもあるのです！
Ｄフリップフロップはクロックに同期してデータをラッチします。
クロック信号さえしっかりガードしておけば、ラッチしているデータがノイズなどで書き換わってしまう心配は少なくなります。
しかし、このＱ、Ｑ＿出力回路は、全く無防備なＲＳフリップフロップの入力端子なのです。

このような出力（じつは「隠れ入力」）ラインがずっと長くのびて、はてには基板の外までそのまま出て行くとなると…！
その結果は、おおよそ見当がついてきます。
オシロで見てみると、Ｄ入力にもＣＫ入力にもノイズは乗っていないのに、なぜかときどきＤフリップフロップが反転してしまう…。

そのようなことがないように、Ｄフリップフロップの出力ラインが長くなるような回路では、ＱまたはＱ＿出力にバッファを入れるのが、「常識」だったのです。
もちろん私も常識にしたがって、このようにしていました。

ところが、フラグレジスタ回路の、出力に追加されたインバータの、そのわけを説明しようとして、７４ＨＣ７４のデータシートをダウンロードしてみたところ！

あれまぁ、もう「とおの昔に」、インバータが７４ＨＣ７４の中に、はいってしまっているじゃぁありませんか！
…いやぁ、こういうことになっていたとは、ほんと、全く、気がつきませんでした。

新たに７４ＨＣ７４を作るに際して、それまで蓄積された７４ＬＳの技術資産を受け継ぐと同時に、おそらく当時の回路技術者たちによって指摘されていたであろう、７４ＬＳ７４の弱点が、ＩＣ内部で出力にバッファをつける、という形で改良されたのではないか、と想像されます。
普段私たちが気がつかないでいる、このような目立たないところにも、先輩技術者たちの創意と工夫が生かされているのだ、とあらためて実感いたしました。

［第５９回］のはじめの部分からここまで、９月７日に大幅に加筆するとともに、回路図を訂正いたしました。

●ＩＮＲ、ＤＣＲ命令の回路図です



ＩＮＲとＤＣＲはｕｐ／ｄｏｗｎカウンタにｕｐカウントさせるかｄｏｗｎカウントさせるかの違いがあるだけで、回路は全く同じです。
ＩＮＲは７４ＨＣ１９１をｕｐカウントさせ、ＤＣＲはｄｏｗｎカウントさせます。
７４ＨＣ１９１はｐｉｎ５入力がＬのときにｕｐカウントし、Ｈのときにｄｏｗｎカウントします。
ＩＮＲの命令コードは、００ｄｄｄ１００　で、ＤＣＲは、００ｄｄｄ１０１　です。
ちょうど都合良く、７４ＨＣ１９１のｂｉｔ５に与えるＨ、Ｌ（１、０と同じ）と、ＯＰコードのｂｉｔ０の１、０がｕｐ（ＩＮＲ）、ｄｏｗｎ（ＤＣＲ）に一致します。
そこで、ＯＰ０をそのままＩＮＲレジスタのｐｉｎ５（ｄ／ｕ端子）に与えることにして、そのほかの回路はＩＮＲとＤＣＲで共通にしました。

回路図だけではわかりにくいと思います。
いつものようにタイミングチャートを見ながら説明をします。

●ＩＮＲ／ＤＣＲ命令のタイミングチャートです



ＩＮＲ、ＤＣＲはＡ、Ｂ、Ｃ、Ｄ、Ｈ、Ｌの値を＋１、−１しますが、ｄｄｄ＝１１０のときは、ＨＬレジスタで示すメモリアドレスの値を＋１、−１します。
対象がレジスタであるときと、メモリであるときとで、出力する信号は異なりますから、タイミングチャートはそれぞれの場合に分けて表示しました。
しかし、以前にＭＯＶ命令の回路で説明した、ＭＥＭＲＤ、ＭＥＭＷＲの回路の工夫（［第４５回］）によって、ＩＮＲ、ＤＣＲ命令の回路としては、対象がレジスタであっても、メモリであっても、同じ回路で済みます。

ＩＮＲ、ＤＣＲ命令のタイミングチャートを見ていきましょう。
Ｔ４サイクルで、レジスタまたはメモリから、ｕｐ／ｄｏｗｎカウンタ（７４ＨＣ１９１、ＩＮＲｒｅｇ）に値をロードします。
ｕｐ／ｄｏｗｎカウンタを＋１または−１するために、次のＴ５サイクルにＩＮＲｒｅｇＣＬＫを出力します。このパルスは７４ＨＣ１９１のｐｉｎ１４（ＣＬＫ入力）に入れられます。
次のＴ６、Ｔ７サイクルで、＋１または−１された値をもとのレジスタ、カウンタに戻します。

タイミングチャートにはありませんが、最後のＴ６サイクルのときに、ＳフラグとＺフラグおよびＨフラグをセット、リセットするために、ＳＦｅｎｂｌとＺＦｅｎｂｌ、ＩＮＲＨＦｅｎｂｌを出力します（回路図で見ると下の方に、そのための信号出力回路があります）。

タイミングチャートを見ながら、あらためて回路図を見てみると、そのままの当たり前の回路であることがわかると思います。
ＣＰＵ回路などというと、なんだかすごい回路のように思えますが、こうして整理してみると、実に簡単な回路なのです。
２００８．９．６ｕｐｌｏａｄ
２００８．９．７加筆、修正

前へ
次へ
ホームページトップへ戻る