とりあえず、ＣＰＵの中心となる部分は、どうやら出来たようです。あとは、ガーバーデータを基板メーカーに送れば、しばらく待つうちにホンモノのプリント基板になって、送られてきます。
しかし、これだけでは、まだＣＰＵらしいことは何もできません。ＭＯＶ命令が実行できるだけです。
実はＭＯＶ命令だけだといっても、命令コードのうちのかなりの部分を片付けたことになります。
８０８０の命令コードは８ビットです。ということは、命令として使うことの出来るコードは００００００００〜１１１１１１１１の２５６個ということになります。８０８０はこの全てを使っているのではなくて、いくつか未定義のコードがあります。Ｚ８０はその未定義のコードに独自の命令を割り当てているのです。しかし、そのことは、ここでは余談です。
命令コードの各ビットにはおおまかな分類のための役割が割り当ててられています。
ＭＯＶ命令には、命令コードの上位２ビット、ｂｉｔ７とｂｉｔ６が０１のコード、０１００００００〜０１１１１１１１が全て割り当てられているのです。
なんと割り当て可能な全コードのうちの２５％をＭＯＶ命令ただ１つが占有しているのです。
いや１つだけ例外があります。０１１１０１１０です。これはＭＯＶ命令のコードの約束に従えば、ＭＯＶ Ｍ，Ｍになるはずですが、８０８０にそのような命令はありません。８０８０ではこのコードはＨＬＴ命令（ただちに実行を停止する）に割り当てられています。
またこのＨＬＴ以外にも、ＭＯＶ命令として実行はされるけれど、実際には意味のない命令コードも含まれています。
たとえば０１００００００は、アセンブラニーモニックで表記すれば、ＭＯＶ Ｂ，Ｂになりますが（Ｂレジスタの内容をＢレジスタにコピーする）、ＰＩＣなどとは違い、８０８０のＭＯＶはフラグに影響を与えませんから、これは、実質的にはＮＯＰ（ｎｏ ｏｐｅｒａｔｉｏｎ、何もしない）と同じです。
今回のメイン基板には、ＭＯＶ、ＨＬＴのほかに、ついでにＭＶＩ命令も搭載しました。
ＭＶＩ（ｍｏｖｅ ｉｍｍｅｄｉａｔｅ）とは、８ビットレジスタまたはメモリに、命令コードに続く８ビットのデータを転送する命令です。
コードは０００００１１０〜００１１１１１０の８個です。これにはＭＯＶの場合とは異なり、メモリに対する命令コード００１１０１１０も含まれます。
このメイン基板だけで、全命令コードの４分の１以上の働きをすると言ったところで、もちろん、ＭＯＶとＨＬＴとＭＶＩだけしかできないのでは、とてもＣＰＵとは言えません。
はたしてその他の命令はちゃんとつくることができるのでしょうか？
●残りの回路の基板
さきにも書きましたように、回路図としてはすでに８０８０の全機能、命令についての設計は一通りは完了しています。
しかし、それを全部実際にプリント基板に実装できるように、具体的な配線作業までおこなうとすれば、はたして最後まで無事やりとげることができるでしょうか？
実際にメイン基板の作業をしてみて、想像以上に大変だったことから、今後の作業に私自身がいささか不安になってきてしまいました。
そこで、第２の基板の作成作業にとりかかったのですが…。
命令のうちＭＯＶがコードのかなりの部分を占めることはすでに説明しました。またレジスタ群の回路も相当のものになることについても、すでに説明しました。これらは最初に作成するメイン基板に載せます。
しかし実はというか、やはりというか、レジスタやＭＯＶに負けず劣らない回路は、ＡＤＤ、ＳＵＢなどの演算回路です。これはそれこそハンパではない。それも当然で、これこそが、まさにＣＰＵの中核とも言える部分だからです。ここは多分大仕事になります。
そこで、基板としては、この部分はあと回しにしてしまいます。
第２の基板では、ＪＭＰ、ＣＡＬＬ、ＲＥＴのグループとＩＮＲ、ＤＣＲ、それにＩＮ、ＯＵＴを中心に考えることにしました。ＣＡＬＬ、ＲＥＴのためにＳＰ（スタックポインタ）の回路も登場します。
またＪＭＰ、ＣＡＬＬ、ＲＥＴにはそれぞれフラグの状態によって動作が異なる、条件付命令が含まれています。ということで第２の基板にはフラグレジスタも載せなければなりません。
第２の基板の設計作業を進めていくうちに、あれぇ、これは、まずいなぁ、ということに気がついてしまいました。
実は基板を複数に分割するように考える過程で、当初はできるだけ、レジスタも機能もしぼって利用できるものは極力兼用できるような回路にするように計画していました。そこでは、外部メモリのためのアドレッシングを行う場合の、ＰＣ（プログラムカウンタ）やＳＰ（スタックポインタ）、またはＨＬレジスタやＢＣ、ＤＥレジスタの値をアドレスバスに出力するために、一度８ビットの内部バスを経由させて、外部アドレスバス専用の出力レジスタに送り込むように考えていました。
この考え方だと、各レジスタは８ビットの内部バスにつないでおくだけでよいので、回路が簡単になると考えたからです。しかし、この考えも、甘かった！
実際に回路設計をすすめていくと、これでは命令によってはクロックがやたら多くなってしまって、何をやっているのやらわからない、状態になってしまうことがわかってきました。まあ、それも、回路のトレーニングの材料になるかも、とも思ったのですが、クロック数が増えるということは、そのクロックを維持、コントロールする回路も増大しますし、タイミングの誤差も無視できなくなります（このタイミングの誤差については、いずれ説明する機会があるかもしれません）。
ということで、最初から設計をやり直して、外部アドレスバスには、ＰＣ、ＳＰ、ＨＬレジスタは直接１６ビット幅で接続するように設計を変更しました。すでにメイン基板はおおよそできあがっていましたから、この変更はなかなかに大変でした。慣れた方がこのメイン基板をご覧になると、ＩＣのレイアウトがかなり乱れていることに気づかれるかもしれません。すでに配置し終わったＩＣをむりやり移動して、新しい目的のための配線や回路を追加しなければならなかったためです。
第２の基板を作る過程で、あれぇ、まずいなぁ、ということになったわけも、このことに関係しています。
第２の基板にＳＰを配置することはかなり前の段階で決めていました。しかし、その時点ではすでに説明したように、ＳＰから外部アドレスバスへは、８ビットの内部バスを経由して行う、つもりでした。
これはその後に変更して、ＰＣ、ＳＰ、ＨＬレジスタからは直接外部アドレスバスに出力するように考えをあらためたのでしたが（このこともすでに説明しました）、それをすっかり忘れてメイン基板の中だけ対策して、終わった、終わった、と思っていたのです。
第２の基板上にあるＳＰ（スタックポインタ）からメイン基板上の外部アドレスバスとの接点までの接続ラインが無い（！）ことに気がつきました。なんと、Ａ０〜Ａ１５の１６本ものラインです。
これに気がつかないで、メイン基板を先に発注していたら、なかなかにつらいことになっていました。
やっぱり、先にメイン基板だけ発注しておいて、その間にゆっくり残りの基板を設計しよう、などという考えは甘かった！のです。
覚悟をきめて、残りの基板の設計もすすめることにしました。
すると、やっぱり、当初机上で思っていたよりも、基板のサイズが超デカく！なってしまうことが、だんだんと見えてきました。
とりあえずの作業の途中でも、第３の基板、つまりＡＤＤなどの演算を中心とする回路基板は、かなり大きくなってしまうことが予想できました。これは２３０ｍｍ角でもとてもムリで２３０ｍｍ×３１０ｍｍということになってしまいました！（普通プリント基板は１ｍ角の定尺のボードから切り出すので、作業ロスを見込むと２３０ｍｍの上は３１０ｍｍになってしまうのです）
どうやらそれでもパンクしそうだ、という事態になって、当初の予定をまたまた変更し、できるだけ多くの命令回路を第２の基板に移動することにしました。この段階では第２の基板も２３０ｍｍ角でほぼ作図が完了していたのですが…。いくらなんでもこんな大きな基板を４枚もつなぐなどとても考えられない。なんとか３枚におさめたい…。ということで、またもや泣く泣く第２の基板を変更して、最終的には第２、第３の基板とも、なんと２３０ｍｍ×３１０ｍｍという巨大な基板になってしまいました！
いくらなんでもこんな基板、このまま組立キットにするのは、とてもムリですよね！
それについては、またあらためて、考えてみます。もう少し小さい基板に分割して、機能も整理して、とりあえずもう少し小さくても基本的な動作ができるようなキットにできれば、など、工夫の仕方もあるかもしれません。
せっかくここまで作業してきたのですから、とりあえず、作るだけはつくることにしたいと思います。
かくして、当初、とりあえずメイン基板だけまず先につくって…、というつもりだったのが、そうもいかないぞ、ということになって、結局のところ、第２、第３の基板についても、一応の基板設計まで、完了させてしまったのです。
が…。しかし。
とんでもないことに、今、気がついてしまいました…。
