トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第１６２回］
●ハイインピーダンスではありませんでした
前回、前々回で説明しましたデータラッチ回路に思い違いをしていたところがありました。
Ｄ入力回路に入れたインバータが３ステート型インバータです、と書きましたがそこのところが違っておりました。
ＣＫがＬの期間はＷＲＶ、ＷＲＧがＯＦＦになるので（ただしＷＲＧはＶｃｃ）、インバータ出力はハイインピーダンスになる、と考えたのですが、うっかりしていてトランジスタが逆接続の状態になることを見逃していました。
バイポーラトランジスタは逆接続の状態でも電流が流れてしまいます。
図で説明しますとこうなります。
図の左側の回路が通常の接続です。
それとは逆にエミッタにＶｃｃを、そしてコレクタにＧＮＤを接続すると右側の逆接続回路になります。
この状態でもしっかり電流が流れます。
ただしｈＦＥはうんと小さくなり、耐圧も低くなりますから、あえてこういう接続にするメリットはありません。
ところが今回は気が付かないままに逆接続の状態になってしまいました。
下は［第１６０回］でお見せした回路図です。
ＣＫがＬの期間にＷＲＶとＷＲＧがＯＦＦになります。
ただしＷＲＧはＶｃｃになりますが、このことについては後ほど書きます（実はそのことについて書こうとして、上記のことに気が付きました）。
まずはＷＲＶとＷＲＧがＯＦＦだとして、そのときのことを考えます。
Ｄ入力がＨで、図のＢ点がＬならば、このときＴ６は逆接続の状態になって、ベースからコレクタに電流が流れます。
その電流はベース抵抗５１ＫΩを通して流れるのでわずかですが、負荷が接続されていれば流れるのでハイインピーダンスではありません。
そのときＷＲＧがＶｃｃに接続されているとエミッタからコレクタにも逆電流が流れます。
上の回路ではベース電流が小さくて、さらに逆接続時のｈＦＥは数倍程度と言われているので、大きいものではありませんが、それでも負荷があれば流れるのでハイインピーダンスとは言えません。
Ｄ入力がＬでＢ点がＨならば、Ｔ５が逆接続になり、コレクタからベースに電流が流れます。
この場合の電流値もわずかですが、負荷が接続されていれば流れるのでハイインピーダンスではありません。
以上のようにＣＫがＬのときでも出力はハイインピーダンスではありませんが、Ｄ＝ＨでＢ＝ＬまたはＤ＝ＬでＢ＝Ｈのときは、それ以前にラッチ出力がＨ、またはＬになっている状態なので、ラッチ出力に影響はありません。
Ｄ＝ＨでＢ＝ＨまたはＤ＝ＬでＢ＝Ｌのときはベースとコレクタが同電位なので逆接続にはなりません。
たまたま今回の回路ではエミッタを電源から切り離しても逆接続の状態のときには電流が流れるので、出力はハイインピーダンスにはなりませんが、上に書きましたように、回路の動作に影響がないのは幸いでした。
以後同様の回路を考えるときには、逆接続になっても回路に影響が出ないかどうかということにも気を配ることにいたしましょう。
こうやって記事を書くのは実にしんどい作業なのですが、今回のように見落としていたり気が付かなかった重要な点に気付くきっかけになることがよくあります。
備忘録を兼ねるという気持ちもあって書いておりますけれど、それ以上の価値があるのも事実です。
やっぱりしんどくてもがんばって書くべきであると痛感いたしました。
それで。
ＷＲＧにＶｃｃが接続された状態になるということについてですが。
上に書きましたようにその場合に流れる電流値がわずかであれば、逆接続の状態でも素子に悪い影響はありません。
高い電圧を加えることはできませんが＋５Ｖ程度の電圧ならば許容範囲内です。
しかしそうだとしても、できればＣ１８１５のエミッタに＋５Ｖをかけるのは避けたいところです。
トランジスタを追加すればＷＲＧをオープンにすることもできるのですが、トランジスタを少しでも少なくしたいという気持ちで、このような回路を選択しました。
ここにはＡ１０１５が必要なはず、と考えてのことなのですが、本当に必要なのか、はっきりと確かめたわけではありません。
やっぱり頭の中で考えただけではなくて、できるだけ実際に回路を組んで確かめてみるべきです。
上側が現行の回路です。
下側の回路ではＣＫの入力段のＡ１０１５を外しました。
こうすればＣＫ＝ＬのときでもＷＲＧにＶｃｃはかかりません。
そのようにして、カメレオンロジアナで確認してみました。
するとやっぱり思った通り、おかしなことが起きました。
９００ｎｓを過ぎたところでＰＲＯＢＥ００（ＣＫ、４ＭＨｚ）がＬになっています。
そのときはまだＰＲＯＢＥ０１（Ｄ入力、１ＭＨｚ）はＨなので、ＰＲＯＢＥ０２（Ｑ出力）はその後１０００ｎｓを過ぎたところでＣＫが立ち上がるまでＨ出力を維持するはずなのですが、すぐにＬになってしまっています。
参考までに、下は前回お見せしたＷＲＧにＶｃｃがかかる状態の回路でのカメレオンロジアナの画像です。
こちらでは５００ｎｓを過ぎるところまでＱ出力はＨを維持しています。
そういうことなのです。
ＣＫ入力回路の初段に置いたＡ１０１５は次段のＡ１０１５が速やかにＯＦＦになるように、そのスピードアップのために必要なのです。
初段のＡ１０１５がないとＣＫがＬになってもすぐには次段のＡ１０１５の出力がＯＦＦにならず、その結果としてＤ入力回路の出力が遮断されるのが遅れて、Ｄ＝Ｌの情報がＲＳフリップフロップに伝わってしまいます。
そういうわけで、ＣＫ入力部のＡ１０１５を外すわけにはいきません。
そのためＣＫ＝ＬのときにはＷＲＧにＶｃｃがかかってしまいます。
どうしてもそれを避けるということになると、１つの方法としてはＤ入力部のＴ６のエミッタに下向きにダイオードを追加するという回避策もあります。
ま、しかし、上の方に書きましたように、特に悪影響はないようですので、ここはとりあえずは上に再掲した回路図のままでいくことにします。
トランジスタでＣＰＵをつくろう！［第１６２回］
２０１９．９．２２ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る