トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第１６１回］
●データラッチ
前回はＲＳフリップフロップをコアとするデータラッチ回路について書きました。
今回はその回路の検証です。
下は動作テスト中の写真です。
左はクロック発生回路です。
右にあるのが今回作成したテスト回路です。
もう使わなくなってしまった試作基板を利用して、そこに前回の回路を作りました。
簡便なテストのため、ＣＫには４ＭＨｚを、Ｄには１ＭＨｚのクロックを入力しました。
上の写真の状態で電源を入れて、各信号をオシロスコープで観測しました。
上側（ＣＨ１）はクロック発生回路から出力された４ＭＨｚクロックです。
これをそのままＣＫ信号として使っています。
下側（ＣＨ２）はＱ出力です。
この写真だけからはわかりませんが、このときＤ入力には同じくクロック発生回路から出力された１ＭＨｚクロックが入力されています。
クロック発生回路から出力されるクロック信号は４ＭＨｚを分周したものなので、１ＭＨｚも４ＭＨｚとは同期がとれていて、４ＭＨｚの下がりエッジで変化します。
写真を見るとＱ出力は１ＭＨｚですが、その波形はＣＨ１の上がりエッジで変化しているようです。
考えた通りの動作になっているように見えますがこれだけではまだわかりません。
ＣＨ２にＱ＿出力をつなぎました。
上の写真とほぼ同じで、これだけではＱ出力かＱ＿出力かということさえもわかりません。
そこで今度はＣＨ１にＤ入力をつなぎ、ＣＨ２にはＱ出力をつないでみましたが…。
Ｄ入力とＱ出力が４ＭＨｚクロックの半クロック分ぐらい（約１００ｎｓ）ずれていることはわかりますが、この写真からはそれ以上のことはいまひとつよくわかりません。
高性能のオシロスコープでもこういうロジック系の回路の観測ではちょっともどかしさを感じます。
せめて４ＣＨぐらいは同時に観測したいものです。
そういうことになりますと、ここはやっぱりロジックアナライザの出番でしょう。
ときどき登場するカメレオンロジアナです。
ＰＲＯＢＥ００はＣＫ（４ＭＨｚ）、ＰＲＯＢＥ０１はＤ入力（１ＭＨｚ）、ＰＲＯＢＥ０２はＱ出力、ＰＲＯＢＥ０３はＱ＿出力です。
こういうときにはロジアナの威力を実感します。
ＣＫがＨになったタイミングでそのときのＤ入力の状態がＱ、Ｑ＿に出力されていることがわかります。
さらによく見ますとＱがＨからＬになるときはＣＫの立ち上がりと一致していますが、ＱがＬからＨになるときは、ＣＫの立ち上がりから少し遅れているようです。
Ｄ入力がＱ、Ｑ＿出力に反映されるようになるタイミングはＷＲＶとＷＲＧがアクティブになるときです（前回の回路図参照）。
細かいことを言いますと、ＷＲＶはＷＲＧよりも１ゲート分遅れてアクティブになります。
ＱがＬからＨになるということはＱ出力段のＡ１０１５がアクティブになるときですから、それはＡ１０１５のベース入力がＨからＬになるときです。
それはその前段のインバータ出力がＬになるときですから、インバータ出力回路のＣ１８１５がアクティブになるときです。
ということはＷＲＧがアクティブになるときです。
あれえ、それじゃあ逆ですねえ。
ＷＲＧは真っ先にアクティブになるはずで、インバータ回路の遅れが１０ｎｓだとすると、ＣＫ入力からＷＲＧがアクティブになるまでに１０ｎｓ、それがＱ出力に反映されるまでにさらに１０ｎｓですから、ＱがＬからＨになるまでにＣＫの立ち上がりから２０ｎｓかかる計算です。
ＷＲＶはＣＫの立ち上がりからアクティブになるまで２０ｎｓ、それがＱ出力に反映される（ＨからＬになる）までにさらに１０ｎｓですから、ＱがＨからＬになるまでにはＣＫの立ち上がりから３０ｎｓかかる計算です。
うーん。
やっぱり逆ですねえ。
サンプリングレートを１００ＭＨｚにしてみました。
今度はＱ出力の立ち上がりと立ち下りとでは、ＣＫ入力からの遅れにほとんど差がないように見えます。
サンプリングレートが１００ＭＨｚということは、１０ｎｓに１回のサンプリングですから、すくなくとも１０ｎｓの誤差は出てしまうことになります。
先ほどの測定は２５ＭＨｚですから４０ｎｓ以下の差は実のところどうなっているのかわからないということになります。
２５ＭＨｚでの測定ではたまたまＱの立ち下りがＣＫから遅れているように見えますが、１００ＭＨｚでの測定結果で見る限り、立ち上がりも立ち下がりも計算で得られる数値以上の遅れは多分無いだろうと考えてよいと思います。
ＣＫ入力からＱ出力までの遅れが２０ｎｓ〜３０ｎｓということでしたら、トランジスタＣＰＵ回路のレジスタとしては、これはもう十分な性能だと思います。
トランジスタでＣＰＵをつくろう！［第１６１回］
２０１９．９．２１ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る