トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第１６９回］
●バイナリカウンタ回路（５）
ＣＬＲ＿信号についての対策のために変更した回路図ができました。
もとの回路図ではＣＬＲ＿信号の入力によって強制的にＴ９、Ｔ１０のベース電位をＬにすることでＱ＿をＨにし、したがってＱ出力をＬにするというものでした。
そのままではＴ７の出力がＨのときにＣＬＲ＿信号がＬになるとわずかな期間ですがＴ７とＣＬＲ＿がショートしてしまうので、それを避けるためにＲ１５を入れていました。
しかしそのためにＴ９、Ｔ１０のベース信号がなまってしまいＱ＿出力がつぶれてしまうことに気が付きました。
Ｒ１５をショートすれば問題は解決するのですが、そのためにはＣＬＲ＿信号をなんとかしなければなりません。
そこをなんとかしたのが上の回路図です。
結局またトランジスタが増えてしまいましたが、仕方がありません。
これは正攻法です。
Ｔ３とＴ４を追加しました。
ＣＬＲ＿の入力によって今回追加したＴ３をＯＮにすることでＴ７、Ｔ８のベース電位を強制的にＨにします。
その結果Ｑ出力はＬになり、Ｑ＿出力はＨになります。
しかしそのときにもしＴ２がＯＮになっているとＴ３のエミッタからＴ２のエミッタの間がショート状態になって、ＶｃｃとＧＮＤがショートしてしまいます。
それを避けるためにＴ４を追加しました。
ＣＬＲ＿がＬのときはＴ４はＯＦＦになるのでＣＫＩＮ回路のＴ２、Ｔ８のエミッタは遮断され、したがってＣＫＧ１、ＣＫＧ２はＧＮＤから切り離されます。
それによって前段のラッチ回路のＴ２も後段のラッチ回路のＴ２もエミッタはオープンになり、ＣＬＲ＿信号によってＶｃｃとＧＮＤがショートすることが避けられます。
もうこれで作図をやり直すのは何回目でしょうか。
またまた全面的に描き直すことになってしまいました。
上の回路図で考えた通りに動作するかどうかは、基板が出来上がってきてから確認することにいたします。
これで何回目かの試作基板の発注です。
ここはもういい加減にクリアしたいものです。
そうしないと先に進めません。
トランジスタでＣＰＵをつくろう！［第１６９回］
２０１９．１０．１３ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る