トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ－８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第１８３回］
●ＩＮＣ／ＤＥＣ ＲＥＧＩＳＴＥＲ（６）ＷＲＩＴＥ回路（２）
前回の続きです。
ＩＮＣ／ＤＥＣ ＲＥＧＩＳＴＥＲ回路のデータＷＲＩＴＥで問題が発生したことについては［第１８０回］で書きました。
その後に何がおきているのか、どこがいけないのかを追求した結果、トラブルの原因がわかったように思います。
原因は２つありました。
前回はそのように書きました。
原因のひとつはクロック信号の入力回路にありました。
わかりやすく説明をするために前回お見せした回路図を再掲します。
下はコントロール信号回路です。
こちらはカウンタ回路です。
カウンタの動作をさせるために入力するクロックのＨまたはＬの期間中にフリップフロップ回路のトランジスタのベースには②のＴ３、Ｔ４の出力かＴ５、Ｔ６の出力のどちらかが加えられます。
Ｔ３、Ｔ４かＴ５、Ｔ６のどちらがアクティブになるかは①の回路の動作で決ります。
問題は①の回路に入力されるＱＩＮ、Ｑ＿ＩＮとコントロール回路のＤ／Ｕ＿信号回路の状態によって、常にＴ３、Ｔ４かＴ５、Ｔ６のどちらがアクティブになっているところにありました。
ＷＲＩＴＥ動作は②のＴ１、Ｔ２のトランジスタ出力が③のＴ１、Ｔ２のベースに加えられることによって行なわれますが、その②のＴ１、Ｔ２のトランジスタ出力は②のＴ３、Ｔ４の出力と同じラインになっています。
そのときカウントアップ、またはカウントダウンのためのクロック入力はなかったとしても、入力クロックのＨかＬのどちらかは必ずあるわけで、さらにはＤ／Ｕ＿の入力のＨ、またはＬの状態もまたどちらかは必ずあるということから、もしも②のＴ３、Ｔ４の出力がアクティブな状態のときにＷＲＩＴＥが実行されたならば、ＷＲＩＴＥ回路の出力が②のＴ３、Ｔ４の出力とショートする結果、書き込みは正しく行なわれないことになります。
そのことがわかったため、ＷＲＩＴＥ信号がアクティブな期間中は①の回路の出力を禁止するように回路を改めました。
①の回路の出力段のＴ５、Ｔ６、Ｔ７、Ｔ８のエミッタはもとの回路ではＶｃｃ、ＧＮＤにつながっていたのですが、そこをＷＲＧ（ＷＲ＿ＧＮＤ）、ＷＲＶ（ＷＲ＿Ｖｃｃ）に変更しました。
よく見ていただくと、Ｔ５、Ｔ７（Ａ１０１５）のエミッタにはＷＲＧ（ＷＲＩＴＥ動作時はＧＮＤ、それ以外はＶｃｃ）が接続されていて、Ｔ６、Ｔ８（Ｃ１８１５）のエミッタにはＷＲＶ（ＷＲＩＴＥ動作時はＶｃｃ、それ以外はＧＮＤ）が接続されていて、そのためにＷＲＩＴＥ動作時は①の回路は非アクティブになります。
その結果、ＷＲＩＴＥ動作の期間中は②のＴ３、Ｔ４、Ｔ５、Ｔ６は非アクティブになります。
ところがそのように回路を変更したのですが、それでもまだＷＲＩＴＥのときに誤動作が発生します。
問題はもうひとつありました。
これは回路図からはわかりにくいかもしれません。
説明をすることもなかなかに難しいところがあります。
もとの回路では②のＴ７、Ｔ８の回路はありませんでした。
もとの回路では何がおきていたかといいますと。
まずＷＲＩＴＥによってデータが③のＴ１、Ｔ２、Ｔ３、Ｔ４のフリップフロップに書き込まれます。
上で行なった回路の変更によってＷＲＩＴＥ時は②のＴ３、Ｔ４、Ｔ５、Ｔ６は非アクティブになります。
当然ＷＲＩＴＥが完了したあとはＴ３、Ｔ４かＴ５、Ｔ６のどちらかがアクティブになります。
Ｔ５、Ｔ６がアクティブになったときは問題は発生しません。
そのときはＷＲＩＴＥによって書き込みが行なわれたデータのＱ＿が③のＴ７、Ｔ８、Ｔ９、Ｔ１０のフリップフロップにも書き込まれるからです。
問題はＷＲＩＴＥのあとで②のＴ３、Ｔ４がアクティブになったときです。
そのときは③のＴ７、Ｔ８、Ｔ９、Ｔ１０のフリップフロップのデータが③のＴ１、Ｔ２、Ｔ３、Ｔ４のフリップフロップに書き込まれてしまいます。
そこにはその直前にＷＲＩＴＥによって書き込まれたデータがラッチされていたのですが、それが旧データによって上書きされてしまうことになります（③のＴ７、Ｔ８、Ｔ９、Ｔ１０のフリップフロップにはＷＲＩＴＥによる書き込み前のＱ＿がラッチされています）。
これは悩ましい問題でした。
この解決はほとんど不可能に思えて、頭を抱えてしまったのでしたが。
ロジックをよくよく整理して考えてみた結果、今回の回路図のように③のＴ７、Ｔ８、Ｔ９、Ｔ１０のフリップフロップにも同じＷＲＩＴＥデータを与えればよいことがわかりました。
上と同じように、ＷＲＩＴＥのあとでまずは②のＴ５、Ｔ６がアクティブになった場合について考えてみます。
その場合には、上の説明のときの動作と全く同じで、新たに追加した下側のＷＲＩＴＥ回路によって③のＴ７、Ｔ８、Ｔ９、Ｔ１０のフリップフロップに書き込まれたデータは上側のＷＲＩＴＥ回路によって③のＴ１、Ｔ２、Ｔ３、Ｔ４のフリップフロップに書き込まれた新しいＱ＿によって上書きされてしまいますから、何も問題は発生しません。
それでは上で問題になったＷＲＩＴＥのあとで②のＴ３、Ｔ４がアクティブになった場合はどうでしょうか？
上側のＷＲＩＴＥ～フリップフロップと下側のＷＲＩＴＥ～フリップフロップは同じロジック回路になっていますから、ＷＲＩＴＥの直後には上側のフリップフロップと下側のフリップフロップには同じ値がラッチされています。
するとそこで②のＴ３、Ｔ４がアクティブになると、上側のフリップフロップにはラッチされているのと同じ値が書き込まれるため、何も問題は発生しないことになります。
なんだかわかったようなわからないような説明ですけれど、一応の裏付けはしてあります。
かなり手間でしたが、現行の試作基板を改造して動作テストを行い、正しく動作することを確認しました。
そのあたりのことについては次回に書くことにいたします。
トランジスタでＣＰＵをつくろう！［第１８３回］
２０１９．１２．４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る