トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第２０２回］
●ＯＰコードフェッチ回路（３）プリント基板が出来てきました
当テーマで書くのはおよそ２週間ぶりです。
当テーマの前回（［第２０１回］）ではＯＰコードＷＲＩＴＥ回路のトランジスタのエミッタにダイオードを追加する変更を行ないました。
作業を進めていく過程で気がついたのですが、ＯＰコードフェッチ回路はそこにＲＥＡＤ回路を追加すればそのままレジスタ回路にもなります。
レジスタ回路はもう半年以上も前に何回かの試作のあとで一旦は回路として完成したと思うところまでいっていたのですが、その後にその回路を応用して発展させたＩＮＣ／ＤＥＣレジスタ回路で異常が発生したために、もう一度考え直すことにしてそこで止まっていました。
今回のＯＰコードフェッチ回路の試作基板での動作テストがうまくいけば、一時棚上げ状態になっていたレジスタ回路も先に進めそうです。
ＯＰコードフェッチ回路の実体は８ビットのデータラッチ回路です。
トランジスタのデータラッチ回路については随分時間をかけて試行錯誤を重ねてきましたが、ここへきてどうやらやっと終着点に到達できたように思います。
なかなかうまくクリアできなかったのは前回書きましたように、トランジスタが逆接続の状態になってしまうことに気が付かなかったというただ一点にあったように思います。
その解決にはトランジスタのエミッタにダイオードを追加することが必要でした。
そのように対策した最終的な回路図は前回のところでお見せしましたがかなり時間が経ってしまいましたので下に再掲します。
図の上側の回路（トランジスタ６石で構成）がデータラッチ回路です。
同じ回路が８ビット分（８回路）あります。
図の上側の回路はそのうちの１ビットを示したものです。
Ｔ１とＴ２のエミッタに図の向きにダイオードを追加することで、トランジスタの逆接続状態を回避できます。
上の図は前回の回路図をそのまま使いましたのでＲ１４は１０ＫΩになっていますが、前回の検討の結果ここは４．７ＫΩに変更することにしました。
図の下側の回路はデータ書き込み時のみ上側の回路の左側部分のトランジスタにＶｃｃとＧＮＤを供給するための回路です。
この回路は１回路だけで、８ビット分のデータＷＲＩＴＥ回路にＷＲＶ（＋５Ｖ）とＷＲＧ（ＧＮＤ）を供給します。
ダイオードを追加して作り直した試作基板です。
Ｒ１４の検討前に発注してしまったのでシルク印刷ではＲ１４はまだ１０ＫΩのままです。
基板裏の写真です。
部品を実装しました。
Ｒ１４には４．７ＫΩを実装しました。
写真で見て左上にあるトランジスタ３石はＷＲＶ、ＷＲＧ出力回路です。
この部分は回路図ではトランジスタは４石ですが、Ｔ１４は最終段なので不要と判断したため試作基板ではＴ１４を外して３石としました。
ＯＰコードフェッチ回路はＣＰＵクロックのはじめのところ（Ｔ１）で８ビットの内部バスをＯＰコードとしてラッチします。
１ビットのラッチ回路はトランジスタ６石で構成しています。
上の基板は試行錯誤を繰り返した末に回路図の回路に落ち着いたため、当初の回路のうち余分になった部分を除外するなどして作成しました。
そのため写真のようにところどころが歯抜け状態になっています。
トランジスタでＣＰＵをつくろう！［第２０２回］
２０２０．３．２４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る