トランジスタでＣＰＵをつくろう！
トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


［第２１９回］



●ＲＥＧＩＳＴＥＲ回路（２）レジスタ選択回路

前回書きましたようにＣＰＵの８ビットレジスタは直接マシン語命令でアクセスできるものだけでも８個あって、そのほかにＣＰＵ内部で動作するものも含めると１０個以上になります。
それらは基本的には全て同じ回路です。
ＣＰＵの命令コードでは各レジスタにアクセスするためにそれらを区別するためのアドレス情報を出力します。
個々のＲＥＧＩＳＴＥＲ回路基板の側では、そのアドレスに対応して特定のアドレスにのみ応答するようなアドレス選択の仕組みを搭載します。
８０８０の命令コードではレジスタにアクセスするときに対象になるレジスタから読み出す（ＲＥＡＤ）のか書き込む（ＷＲＩＴＥ）のかによってアドレスをｓ０〜ｓ２かｄ０〜ｄ２に区別して出力します。
そこでＭＹＣＰＵ８０回路ではそのアドレスコード信号に上位ビットｓ３、ｄ３を加えて１６個のレジスタにアクセスできるようにしたうえで、ｓ０〜ｓ３にはｒｅｇＲＤ信号を、ｄ０〜ｄ３にはｒｅｇＷＲ信号を加えて、各レジスタを読み出すための信号、書き込むための信号を作成しています。
下はＭＹＣＰＵ８０Ｂのその部分の回路図です。

トランジスタ版ＭＹＣＰＵ８０回路でもこれと同じ考えの回路を用意しています。
ＲＥＧＩＳＴＥＲ−ＳＥＬＥＣＴ−ＲＥＡＤ回路とＲＥＧＩＳＴＥＲ−ＳＥＬＥＣＴ−ＷＲＩＴＥ回路です。
それらの回路についてはＲＥＧＩＳＴＥＲ回路の説明が終ったあとで説明をする予定です。

以上のことを予備知識として理解していただいたうえでＲＥＧＩＳＴＥＲ回路側の仕組みについて説明をします。
下はＲＥＧＩＳＴＥＲ回路基板に入力されるセレクト信号を受けて特定のナンバーのレジスタ基板として応答するための回路です。

レジスタセレクト信号は１６ｐｉｎコネクタ（ＣＮ１）に図のように配置されています。
ＣＮ３はＲＥＧＩＳＴＥＲ回路につながる内部データバスコネクタです。
前回の回路図のｄ０−ｄ７につながります。
ＣＮ３は今回の説明とは関係ありません。
図の右側部分はＣＮ１に入力される信号を受けて、その中の特定の信号のみを基板上のレジスタ回路の書き込み信号（ｒｅｇＷＲ＿）とし、また読み出し信号（ｒｅｇＲＤ＿）とするためのジャンパーピン用１６ｐｉｎヘッダー回路です。
今はテストなのでここはそのようにしていますが、実機回路ではコストのことを考えるとここにはヘッダーを取り付けるのではなくて、リード線でジャンパ配線するほうがよいように思います。
ま、それはしかし先の話です。
今はテストですからヘッダーを実装してジャンパーピンで設定することにします。
下の写真は前回お見せしたパーツを実装したＲＥＧＩＳＴＥＲ試作基板のヘッダー部分を拡大したものです。

こちらはｒｅｇＲＤです。
�ｂVにジャンパーピンを挿しています。
レジスタセレクト信号は接続ケーブルを使い分けることで�ｂO〜�ｂVと�ｂW〜�ｂP５を兼用します。
ですから上の写真ではこの基板を�ｂVまたは�ｂP５として設定していることになります。

こちらはｒｅｇＷＲです。

こちらも�ｂV／�ｂP５のところにジャンパーピンを挿しています。

次回に続きます。

トランジスタでＣＰＵをつくろう！［第２１９回］
２０２０．４．１４ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る