トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第２１８回］
●ＲＥＧＩＳＴＥＲ回路（１）
前回までＤＥＣＯＤＥ回路について書いてきました。
ＤＥＣＯＤＥ回路はまだＤＥＣＯＤＥ５が残っています。
プリント基板は発注してあるのですが、どうもコロナウィルスの影響らしく、まだ手元に届きません。
ですのでＤＥＣＯＤＥ５回路については基板が到着したら書くことにします。
それで予定を変更してＲＥＧＩＳＴＥＲ回路について書くことにします。
ＲＥＧＩＳＴＥＲ回路はトランジスタ版ＭＹＣＰＵ８０の中核を担う回路の１つです。
ＣＰＵ（８０８０）のレジスタには８ビットのＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌの７個があってそのほかにＦ（フラグレジスタ）も加えると８レジスタになります。
実際には表に出てこない形でＣＰＵ内部で使用されるワークレジスタもいくつかあります。
レジスタの実体は８ビットのデータラッチ回路です。
データラッチ回路については半年以上も前に［第１６０回］でその基本形が固まりました。
そこで基本形が決ったのに、その応用としてのＲＥＧＩＳＴＥＲ回路の製作が半年以上も遅れてしまったわけについては［第１９９回］のＯＰコードフェッチのところで書きました。
そのＯＰコードフェッチのところでも書いているのですが、ＲＥＧＩＳＴＥＲ回路はＯＰコードフェッチ回路にデータＲＥＡＤのための回路を追加した回路になります。
ＯＰコードフェッチについては［第１９９回］〜［第２０４回］に書きました。
ＲＥＧＩＳＴＥＲ回路の基本的な考え方はそこで書いていますので適宜参照してください。
ＲＥＧＩＳＴＥＲ回路図です。
図の上側の回路（トランジスタ８石で構成）がデータラッチ回路です。
ＯＰコードフェッチ回路に右側のデータＲＥＡＤ回路を追加した形になっています。
同じ回路が８ビット分（８回路）あります。
図の上側の回路はそのうちの１ビットを示したものです。
Ｔ１、Ｔ２、Ｔ５、Ｔ６のエミッタに図の向きにダイオードを追加することで、トランジスタの逆接続状態を回避しています（［第２００回］参照］）。
図の下側の回路はデータＲＥＡＤ／ＷＲＩＴＥ時のみ上側の回路の左、右部分のトランジスタにＶｃｃとＧＮＤを供給するための回路です。
この回路は１回路だけで、８ビット分のデータＲＥＡＤ／ＷＲＩＴＥ回路にＲＤＶ（＋５Ｖ）、ＲＤＧ（ＧＮＤ）、ＷＲＶ（＋５Ｖ）、ＷＲＧ（ＧＮＤ）を供給します。
試作基板です。
基板裏の写真です。
部品を実装しました。
今回はここまでです。
次回に続きます。
トランジスタでＣＰＵをつくろう！［第２１８回］
２０２０．４．１３ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る