2020.4.13
前へ
次へ
ホームページトップへ戻る

トランジスタでCPUをつくろう!
トランジスタで8080をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんTK−80モニタを乗せて、それからBASIC、CP/Mを走らせましょう!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


[第218回]



●REGISTER回路(1)

前回までDECODE回路について書いてきました。
DECODE回路はまだDECODE5が残っています。
プリント基板は発注してあるのですが、どうもコロナウィルスの影響らしく、まだ手元に届きません。
ですのでDECODE5回路については基板が到着したら書くことにします。
それで予定を変更してREGISTER回路について書くことにします。

REGISTER回路はトランジスタ版MYCPU80の中核を担う回路の1つです。
CPU(8080)のレジスタには8ビットのA、B、C、D、E、H、Lの7個があってそのほかにF(フラグレジスタ)も加えると8レジスタになります。
実際には表に出てこない形でCPU内部で使用されるワークレジスタもいくつかあります。
レジスタの実体は8ビットのデータラッチ回路です。
データラッチ回路については半年以上も前に[第160回]でその基本形が固まりました。
そこで基本形が決ったのに、その応用としてのREGISTER回路の製作が半年以上も遅れてしまったわけについては[第199回]のOPコードフェッチのところで書きました。
そのOPコードフェッチのところでも書いているのですが、REGISTER回路はOPコードフェッチ回路にデータREADのための回路を追加した回路になります。
OPコードフェッチについては[第199回][第204回]に書きました。
REGISTER回路の基本的な考え方はそこで書いていますので適宜参照してください。

REGISTER回路図です。


図の上側の回路(トランジスタ8石で構成)がデータラッチ回路です。
OPコードフェッチ回路に右側のデータREAD回路を追加した形になっています。
同じ回路が8ビット分(8回路)あります。
図の上側の回路はそのうちの1ビットを示したものです。
T1、T2、T5、T6のエミッタに図の向きにダイオードを追加することで、トランジスタの逆接続状態を回避しています([第200回]参照])。
図の下側の回路はデータREAD/WRITE時のみ上側の回路の左、右部分のトランジスタにVccとGNDを供給するための回路です。
この回路は1回路だけで、8ビット分のデータREAD/WRITE回路にRDV(+5V)、RDG(GND)、WRV(+5V)、WRG(GND)を供給します。

試作基板です。


基板裏の写真です。


部品を実装しました。


今回はここまでです。
次回に続きます。

トランジスタでCPUをつくろう![第218回]
2020.4.13upload

前へ
次へ
ホームページトップへ戻る