トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第２６８回］
●動作テスト（１１）ＯＵＴ ｄ、ＩＮ Ａ、ＪＭＰ ｄ（その２）
前回からの続きです。
前回はＩＮ Ａ命令のテストの途中でテストになっていないことに気付いたところで終ってしまいました。
どうしようか考えたのですがせっかく途中までテストをしたことですし、ここでテストを中止してまた最初からやり直すのもなんだかなあという感じです。
そこでＩＮ Ａ命令のテストについてはあらためて行なうことにして、その続きからテストを継続することにしました。
前回ＩＮ Ａ命令を終ったところからの続きです。
ＪＭＰ ９を実行しました。
ＪＭＰ ９のＣＬＫ４まで実行しました。
ＪＭＰ ９のＣＬＫ１の写真です。
写真左上のＤＥＣＯＤＥ基板のＢｄｓｅｌ（青色ＬＥＤ）が点灯しました。
Ｂｄｓｅｌが点灯すると外部データが選択され、消灯するとＢレジスタが選択されます。
Ｂｄｏｕｔも点灯しています。
写真右上のＲＥＧＩＳＴＥＲ基板のＢ／ｄ（Ｄ３〜Ｄ０）に外部データの値（１００１）が出力されています。
内部バスにも１００１が出力されています。
ＤＥＣＯＤＥ基板のＰＣｗｒ＿（赤色ＬＥＤ）も点灯しています。
あれ？
この段階でＰＣｗｒ＿がアクティブになってもよいのか？
さては設計ミスか？
ちょっと気になって確認してみたのですがＰＣｗｒ＿についてはこれで間違いではありませんでした。
ＰＣｗｒ＿については後ほど説明をします。
ＪＭＰ ９のＣＬＫ２〜ＣＬＫ４はＣＬＫ１と同じで変化しませんから写真は省略します。
ＪＭＰ ９の次の４ＣＬＫを実行しました。
ＪＭＰ ９の次のＣＬＫ１の写真です。
メモリアドレスが００００１００１になっています。
ＪＭＰ ９が正しく実行されたようです。
ＨＣＭＯＳＩＣ版ＭＹＣＰＵ４のＰＣ（プログラムカウンタ）には７４ＨＣ１６１を使っています。
７４ＨＣ１６１のデータＬＯＡＤはクロックの立ち上がりに同期して行なわれます。
その部分の回路図は［第２５１回］にあります。
７４ＨＣ１６１のＣＫにはＭＣＫ＿が入力されています。
ＭＣＫ＿の立ち上がりで７４ＨＣ１６１の出力がカウントアップされます。
ＭＣＫ＿については［第２５４回］で説明しています。
ＪＭＰ命令は命令のデータ部をＰＣに書き込むことでアドレスを変更します。
メモリから出力されているデータをＰＣに書き込むとメモリアドレスが変わりますからメモリから出力される命令もデータも変わってしまいます。
これは入力と出力をつないだ順序回路です。
ちょっと考えると不可能なような気がしますがそれを可能にしているのはメモリから出力されるデータの遅れ時間です。
もし回路に遅れが全くなければこの回路は成り立ちません。
幸いメモリ出力には十分な遅れ時間があります。
最初にＪＭＰ命令がメモリから出力された時点ではＭＣＫ＿はすでに立ち上がっていますからＰＣｗｒ＿がアクティブになっても問題はありません。
ＰＣｗｒ＿がＪＭＰ命令のＣＬＫ１からアクティブになっているのはそのように考えたからです（などと書きましたがそんなことなどすっかり忘れてしまっていました）。
次のＭＣＫ＿の立ち上がりのときにＰＣｗｒ＿がＨならば普通にＰＣがカウントアップします。
ＭＣＫ＿の立ち上がりのときにＰＣｗｒ＿がＬならばＰＣにデータバスの下位４ビットがロードされます。
それによってメモリアドレスが変わりますが、そのときにはＭＣＫ＿はすでに立ち上がっていますからメモリからの出力が遅れてまだＰＣｗｒ＿がアクティブのままでもＰＣに影響はありません。
ということでＪＭＰ ９の次のＣＬＫ１は上の写真の通りアドレス００００１００１のＳＵＢ Ａ，８になっています。
これでＪＭＰ ９が正しく実行できたことが確認できていますが、念のためその続きの写真もお見せします。
ＳＵＢ Ａ，ｄについてはすでに説明済みですから説明は省略します（［第２６６回］参照）。
ＳＵＢ Ａ，８のＣＬＫ２の写真です。
ＳＵＢ Ａ，８のＣＬＫ３の写真です。
ＳＵＢ Ａ，８のＣＬＫ４の写真です。
最後のＨＬＴを実行しました。
トランジスタでＣＰＵをつくろう！［第２６８回］
２０２０．１１．２５ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る