トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第２７３回］
●ＭＭＵ回路（１）
とうとう１２月になってしまいました。
ＨＣＭＯＳ版ＭＹＣＰＵ４は組立キットとして秋ごろには販売できるようにしたいと思っていたのですが、あれやこれやで大幅に遅れてしまいました。
やっと試作と動作テストが完了して製品版のプリント基板を手配したところです。
基板は年内には手元に届くと思うのですが、まだこれから組立説明書や操作説明書を作成しなければなりません。
この調子では来年１月からの供給開始ということになってしまいそうです。
当連載記事も遅れ遅れの細切れ状態で来ましたがやっと前回で命令動作の検証が終りました。
回路、動作の説明ももうあと少しで終りそうです。
残っておりますのは今回の見出しに書きましたＭＭＵについての説明です。
「トランジスタ技術」２０２０年５月号の特集記事に刺激されてＭＹＣＰＵ４の開発を思い立ったのですが、同特集記事で紹介されておりますトランジスタ版４ビットＣＰＵはデータバスは８ビットなのですが、プログラムカウンタは４ビットなのでアドレスバスは４ビットしかありません。
ということはプログラムはアドレス０からアドレスＦのわずか１６ステップしか組めません。
同特集記事によると１６個の８ＰディップスイッチをＲＯＭ代わりに使ってそこに最長１６ステップのプログラムを組むということのようです。
ま。
学習キットとしてはそんなところなのかもしれませんが。
５０年前ならともかく今でしたら大容量のＲＡＭでも安価に入手できるのですから、ここはやっぱり定番通りにプログラムはＲＡＭに組みたいものです。
いや安価に入手できるといいましてもこのところ雲行きが非常に怪しくなってきていましてＲＡＭもＲＯＭもそれからなんとＤＩＰタイプのＨＣＭＯＳロジックＩＣさえも入手困難になってきています。
いずれこういう組立キットは消え去る運命かと思います。
それはさておいて、幸い現時点では３２ＫＢのＳＲＡＭ（おなじみの６２２５６型）ならばまだなんとか入手できています。
しかしそれを使うとなると、３２ＫＢのメモリ容量がありながらそのうちわずか１６バイトしか使わないなんて、いくらなんでもそれはあんまりでありましょう。
もっとも命令数がわずか２０個にも満たない４ビットマシーンですから、その乏しい命令を駆使して数キロバイトのプログラムを（しかもハンドアセンブルで！）書くというのもやっぱり非現実的に過ぎましょう。
まあせめて２００バイト程度のプログラムが組めれば上等なのではありませんでしょうか。
そういうことになりますとメモリアドレスとしては８ビットは必要ということになります。
どうすれば４ビットしかないＰＣ（プログラムカウンタ）で８ビットのメモリアドレスにアクセスすることができるのでしょうか。
たとえば２５６バイトのメモリを１６ビット×１６個に分割して何らかの方法でその１６個の小メモリブロックの間を行き来できるようにできたらどうでしょうか。
ＣＰＵのＰＣ（プログラムカウンタ）は８ビットのメモリアドレスのうちの下位４ビット（Ａ３〜Ａ０）にアクセスします。
そして上位４ビット（Ａ７〜Ａ４）はＭＭＵ（メモリマネージメントユニット）回路から出力するようにします。
ところがここで悩んだのがそのＭＭＵに４ビットのアドレスデータをどうすれば与えることができるかという問題です。
「トランジスタ技術」２０２０年５月号の特集記事の４ビットＣＰＵの命令コードは８ビットのデータ幅のうちの上位４ビットは００００〜１１１１まで定義済みです。
ＭＭＵに４ビットのデータを与えるための命令コードが残っていません。
同特集記事の命令コードの一部を変更してＷレジスタに対するＬＤ命令のコードを創出したのと同様の方法で、たとえばＡＤＤ Ａ，ＢとＳＵＢ Ａ，Ｂをビット０の１、０で使い分けるようにすれば０１００か０１０１のどちらかのコードをＭＭＵ用の命令コードとして使うことができます。
うーん。
でもせっかく「トランジスタ技術」誌に敬意を表して互換ＣＰＵとして設計したのに、ＡＤＤとＳＵＢのところだけ、同じ命令コードに配置するのはいかにも苦しい、というかスマートではありません。
そこでＭＭＵのことはＭＭＵ回路に任せることにして、そのための命令は用意しない、という考え方に落ち着きました。
実際の回路は［第２５７回］でお見せしました。
でももう１ヶ月も前の記事ですからもう一度下に再掲することにします。
図の上側ＩＣ４−２（７４ＨＣ１５７）、ＩＣ７（７４ＨＣ０８）、ＩＣ７−２（７４ＨＣ００）、ＩＣ５（７４ＨＣ１７５）、ＩＣ６（７４ＨＣ１５７）がＭＭＵ回路です。
ＩＣ４−２とＩＣ６の７４ＨＣ１５７はプログラム実行中のＣＰＵ回路からの出力とＲＡＭにプログラムを書き込むときの８２Ｃ５５からの出力を切り換えるための回路ですから実質的なＭＭＵ回路としてはその後ろのＩＣ７（７４ＨＣ０８）、ＩＣ７−２（７４ＨＣ００）、ＩＣ５（７４ＨＣ１７５）の３個で構成されます。
実はそれともうひとつＩＣ３−２（７４ＨＣ１５７）が重要な役を担っています。
考え方はちょっと複雑でひねってあります。
ＰＣ（プログラムカウンタ）から出力されるアドレスはＩＣ７（７４ＨＣ０８）につながっています。
そしてＲＡＭからのデータの上位４ビット（Ｄ７〜Ｄ４）がＩＣ５（７４ＨＣ１７５）の入力につながっています。
ＩＣ５の出力はＲＡＭアドレスのＡ７〜Ａ４につながっています。
ＰＣから出力されるアドレスがＦ（１１１１）のときにＩＣ５（７４ＨＣ１７５）のＣＫ入力がＬになります。
７４ＨＣ１７５はクロック入力の立ち上がりのときに入力データをラッチします。
それまではＲＡＭのＡ７〜Ａ４は変化しません。
そこのところがこの回路のポイントです。
ＰＣから出力されるアドレスがＦ（１１１１）のときにＣＰＵのデータバスのＤ７〜Ｄ４にはＩＣ３−２（７４ＨＣ１５７）から命令コードとして１１００が出力されます（このときＲＡＭからのＤ７〜Ｄ４は遮断されています）。
１１００はＪＭＰ命令のコードです。
そしてそのときのＲＡＭからの出力データＤ３〜Ｄ０がＪＭＰ命令のオペランドとしてＣＰＵに与えられます。
すべての動作はＪＭＰ命令のＣＬＫ４が次の命令のＣＬＫ１になる瞬間に行なわれます。
その瞬間にＪＭＰ命令が実行されてＰＣにはＪＭＰ命令のオペランドデータがセットされます。
同時にその１ＣＬＫ前のＲＡＭからの出力データのＤ７〜Ｄ４がＩＣ５（７４ＨＣ１７５）にラッチされ、その結果メモリアドレスのＡ７〜Ａ４が切り換わります。
ちょっと、というか相当にややこしいですね。
本当にそれでメモリバンクが切り換わるのか？
ＣＰＵはそれで正しくプログラムを実行できるのか？
次回はそのあたりを実際にテストプログラムを実行して確かめてみることにします。
トランジスタでＣＰＵをつくろう！［第２７３回］
２０２０．１２．４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る