トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第３８５回］
●ＰＣ（プログラムカウンタ）のデータＷＲＩＴＥのタイミング（１）
ＰＣ（プログラムカウンタ）は普通の動作ではマシンクロックが立ち下るごとにカウントアップをします。
その動作については［第３７０回］で説明をしました。
一番下位のＰＣ０（アドレスＡ０出力）はマシンクロックが立ち下るごとに出力が反転します。
その上位のＰＣ１（Ａ１）はＡ０出力が立ち下るごとに出力が反転します。
その上位のＰＣ２（Ａ２）はＡ１出力が立ち下るごとに出力が反転します。
その上位のＰＣ３（Ａ３）はＡ２出力が立ち下るごとに出力が反転します。
ＰＣの普通の動作はそういうことなのですが、ＰＣはそのほかにデータＷＲＩＴＥの動作が加わります。
ＪＭＰ命令の実行によってＰＣから出力するアドレスを変更する機能です。
これがなかなかに難しくて今までさんざ苦労してきました。
下の図は［第３７０回］でお見せしたＰＣの出力波形の図からＡ０出力だけを取り出したものです。
ＰＣのＡ０出力回路はＭＣＬＫ（マシンクロック）の立ち上がりのときにＡ０出力の値をラッチし、ＭＣＬＫが立ち下がるときにそれを反転出力します。
図で１、３のときに出力の値をラッチして２、４のときにその値を反転して出力します。
この動作によってＰＣのＡ０出力はＭＣＬＫが立ち下がるごとに０、１、０、１のように出力することになります。
上の図ではＡ０の出力波形の変化を説明するためにＭＣＬＫに１〜４の数字をつけましたがひょっとすると誤解されてしまうかもしれませんので念のため注記します。
ＭＹＣＰＵ４ＴＲは１マシンクロック（ＭＣＬＫ）で１命令を実行します（ＭＹＣＰＵ４も同じ）。
１マシンクロックは２ＣＰＵクロックから成ります。
つまりＭＹＣＰＵ４ＴＲは２ＣＰＵクロックで１命令を実行することになります。
そのことと上の図の１〜４の数字は関係ありません。
上の図ではＭＣＬＫの１〜４の間にＡ０は０、１と２つの出力値をとります。
実際には１の前に０がありますので正確には０〜４（０）の間です。
この間のＣＰＵクロックは４クロックであり、その間に２命令が実行されます。
そのように規則的に出力をくりかえすＰＣのＡ０出力ですが、ＪＭＰ命令が実行されるとその出力がどうなるかということについて考えてみます。
ここで考えるのは最下位のＡ０出力だけです。
Ａ１から上位の出力についてはさらに別の考察が必要です。
そこがさらに考えを複雑にする要因です。
それはともかく、まずはＡ０についての話です。
ＰＣへデータを書き込むタイミングは上の図でＭＣＬＫの立下りのとき（２、４のとき）です。
このタイミングは命令の終わりのタイミングです。
そしてＰＣのＡ０出力が変化するタイミングです（つまりメモリアドレスが変わります）。
そのようにＰＣへのデータの書き込みはＭＣＬＫの立下りのタイミングで行なわれますが、そのことによってＡ０の出力は通常とは異なった出力波形になることが考えられます。
Ａ０出力の状態は次の４通りが考えられます。
上の図のＭＣＬＫ番号の１と２を使って説明します。
Ｃａｓｅ１：ＭＣＬＫ＝１のときにＡ０＝０である場合に、ＭＣＬＫ＝２でＡ０＝１を書き込む
Ｃａｓｅ２：ＭＣＬＫ＝１のときにＡ０＝０である場合に、ＭＣＬＫ＝２でＡ０＝０を書き込む
Ｃａｓｅ３：ＭＣＬＫ＝１のときにＡ０＝１である場合に、ＭＣＬＫ＝２でＡ０＝０を書き込む
Ｃａｓｅ４：ＭＣＬＫ＝１のときにＡ０＝１である場合に、ＭＣＬＫ＝２でＡ０＝１を書き込む
これを図で示すと下図のようになります。
図を見るとわかりますようにＣａｓｅ１とＣａｓｅ３はＡ０出力については見かけ上はＰＣに対してデータの書き込みがなかったのと同じように見えます。
しかしＣａｓｅ２とＣａｓｅ４ではＡ０出力は通常の出力の流れとは異なる波形に見えます。
問題はそのＣａｓｅ２とＣａｓｅ４です。
通常のＰＣの動作ではＭＣＬＫ＝１のときにそのときのＡ０の状態をラッチしていてＭＣＬＫ＝２のときにそのラッチした値を反転出力するようにＰＣ本体の回路は作られています。
そのままではＣａｓｅ２とＣａｓｅ４では反転出力する値と書き込まれた値がぶつかってしまうことになります。
それを避けるためにＪＭＰ命令ではＭＣＬＫ＝２のときにＰＣにデータを書き込む回路をアクティブすると同時にＭＣＬＫ＝１でラッチしていた値を反転出力する回路を非アクティブにします。
そのための回路が前回お見せしたＰＣ制御回路です。
図の上側半分がＡ０出力に対する制御回路です。
ＰＣＷＲ＿はＪＭＰ命令のときにアクティブになります。
そのときＰＣ本体回路のデータ書込回路（前回のＰＣ本体の回路図の［２］）へのＰＣＷＲＨ信号とＰＣＷＲＬ信号がアクティブになります。
同時にＰＣＷＲ＿によって反転出力回路（前回のＰＣ本体の回路図の［４］）へのＣＫｄｎＨ信号とＣＫｄｎＬ信号が非アクティブになります。
Ｃａｓｅ１とＣａｓｅ３では両方の回路の出力は一致していますが出力ショート状態であることに変わりはないのでＣａｓｅに関係なく上記の回路が働くようになっています。
次回に続きます。
トランジスタでＣＰＵをつくろう！［第３８５回］
２０２１．８．１７ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る