トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第３８７回］
●ＭＭＵが働きません（２）
また間が空いてしまいました。
納期が迫ったご注文のための作業で大忙しだったのです。
やっと納品が完了してほっと一息ついたところです。
前回までのところでＰＣ（プログラムカウンタ）へのデータ書込の仕組についてざっと説明をしました。
それは［第３８４回］で書きましたＭＭＵ回路が働かないことの原因とその対策について書くための準備でもありました。
今回は［第３８４回］の続きになります。
何が起きているかわからないときには「カメレオンロジアナ」の出番です。
現象が確認できました。
ＰＲＯＢＥ００はＭＣＬＫです。
ＰＲＯＢＥ０１〜ＰＲＯＢＥ０４はＡ０〜Ａ３です。
アドレスＦでＭＭＵ回路によって強制的に出力されたＪＭＰ ０コードを実行しているのですが実行直後に一旦Ａ１＝０になってそのすぐ後にそれが反転してＡ１＝１になってしまっています。
このときは現象を確認し易いようにというつもりでロジアナのサンプリング周波数を１０ＭＨｚにして観測しました。
なぜこのような不可解なことがおこるのか当初は全くわからなかったのでさらに進んで各信号を繰り返し観測してみました。
それでわかったことはアドレスＦのときにＭＭＵ回路から強制的に出力されるＪＭＰ命令コードによってアクティブになるＰＣＷＲ＿信号が早く終了してしまうということでした。
そのために禁止されていたＣＫｄｎＨ、ＣＫｄｎＬ信号がアクティブになってしまい出力が反転してしまったのでした。
そこのところを観測したときのロジアナのデータを確認したのですが残念ながら残っていませんでした。
あらためて確認しようとしたのですが、この現象のための対策をとってしまったため、もう再現できないことに気が付きました。
仕方がありませんから文章のみで説明します。
ＰＣＷＲ＿信号はメモリからＪＭＰ命令コードが出力されている間ずっとアクティブになっています。
メモリから出力されるデータは一定時間遅延するためＰＣＷＲ＿はアドレスが変わったあともしばらくはアクティブでありつづけます。
それを利用してＣＫｄｎ信号を禁止していることは前回説明しました。
ところがＭＭＵ回路から強制的に出力されるＪＭＰ命令コードはアドレスが変わるとすぐに出力されなくなってしまいます。
メモリからではなくてＨＣＭＯＳＩＣ回路からの出力なので出力遅延時間がわずかしかないためです。
そこまでわかりましたからＣＬＯＣＫ／ＭＥＭ回路を下のように変更しました。
アドレスがＦのときにＪＭＰ命令コードを強制的に出力するのはＩＣ３−２の７４ＨＣ１５７です。
そのｐｉｎ１にＲＳフリップフロップを入れてＪＭＰ命令コードの出力を半クロック延長するようにしました。
ＲＳＦＦに入れているＣＬＫ＿はＣＬＯＣＫ回路（下図）のＩＣ１（７４ＨＣ０４）のｐｉｎ８の出力です。
そのようにしたところＭＭＵが正しく働くようになりました。
下はそのように回路を変更したあとのロジアナ波形です。
ＰＲＯＢＥ００はＭＣＬＫ、ＰＲＯＢＥ０１はＣＬＫ＿、ＰＲＯＢＥ０２〜ＰＲＯＢＥ０５はＡ０〜Ａ３、ＰＲＯＢＥ０６はＰＣＷＲ＿です。
ＰＣＷＲ＿出力は半ＣＬＫ（約４００ｎｓ）延長されています。
ところで上記のように回路を変更したＣＬＯＣＫ／ＭＥＭ基板はＨＣＭＯＳＩＣ版ＭＹＣＰＵ４の回路基板をそのまま流用したものです。
ＨＣＭＯＳＩＣ版ＭＹＣＰＵ４では回路変更をしなくてもＭＭＵが正しく機能します。
ＨＣＭＯＳＩＣ版ＭＹＣＰＵ４は全ての回路がＨＣＭＯＳＩＣで構成されているので応答速度が速く、ＰＣＷＲ＿を遅延させなくても正常動作します。
トランジスタ回路はＨＣＭＯＳＩＣに比べると応答速度が遅いため、上記の対策が必要になったのでした。
トランジスタでＣＰＵをつくろう！［第３８７回］
２０２１．８．２２ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る