トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第３９６回］
●ＭＹＣＰＵ４ＴＲ回路図（５）ＡＬＵ回路（２）
前回はＭＹＣＰＵ４ＴＲのＡＬＵ回路（実はＦｕｌｌ Ａｄｄｅｒ回路）について説明をしました。
しかしＡＤＤ命令やＳＵＢ命令を実行するにはＦｕｌｌ Ａｄｄｅｒ回路だけでは足りません。
その後ろに必要な回路があります。
前回と同じＨＣＭＯＳＩＣ版ＭＹＣＰＵ４のレジスタ／ＡＬＵ／ＰＣ回路の回路図を下に再掲します。
ＩＣ１０（７４ＨＣ２８３）が前回説明しましたＦｕｌｌ Ａｄｄｅｒですが、７４ＨＣ２８３には演算結果をラッチする機能はありません。
その意味では実質的には前回お見せしたロジックゲートで構成したＦｕｌｌ Ａｄｄｅｒ回路と全く同じで入力が変化するとそれに伴って出力も変化してしまいます。
そのままでは都合が悪いので７４ＨＣ２８３の後ろにはその出力をラッチして必要に応じてそのラッチしたデータを内部バスに出力するためのＩＣとしてＷレジスタと同じ７４ＨＣ１７３（ＩＣ１５）を置いています。
下はＭＹＣＰＵ４ＴＲの７４ＨＣ１７３相当の回路です。
図の上半分が１ビット分のデータラッチ回路です。
これと同じ回路が４ビット分あります。
下半分の回路は全ビット共通ですからこの１回路のみです。
回路としてはＷレジスタ（［第３９３回］）と同じですがラッチデータを表示するＬＥＤはありません。
上のＭＹＣＰＵ４の回路図に戻ります。
Ｆｕｌｌ Ａｄｄｅｒの後ろには演算後のキャリーの状態をラッチするための回路も必要です。
Ｆｕｌｌ Ａｄｄｅｒの最上位ビットからはキャリーが出力されますが、演算がＡＤＤの場合とＳＵＢの場合でキャリーの有無が異なります。
それを補正するためにＥＸＯＲ（ＩＣ１７、７４ＨＣ８６）を置いています。
そして７４ＨＣ８６の後ろにその値をラッチするためフリップフロップ（ＩＣ１３、７４ＨＣ７４）を置いています。
この出力はＪＮＣ命令で使われます。
今気が付きました。
この回路図は最終図面ではありませんでした。
実際の回路ではキャリーが発生していることを示すＬＥＤを７４ＨＣ７４のｐｉｎ９につけています。
下はＭＹＣＰＵ４ＴＲの７４ＨＣ８６相当の回路です。
こちらは７４ＨＣ７４相当の回路です。
ＭＹＣＰＵ４にはＡＤＤ命令やＳＵＢ命令を実行した結果の値が０ではないときに実行されるＪＮＺ命令があります。
ＭＹＣＰＵ４では７４ＨＣ３２（２入力ＯＲ）を３ゲート使って計算結果が０のときにゲートの出力が０になる回路にしています。
その信号を７４ＨＣ７４でラッチします。
ＨＣＭＯＳＩＣ版ＭＹＣＰＵ４のレジスタ／ＡＬＵ／ＰＣ回路の回路図でＩＣ１４の７４ＨＣ３２とＩＣ１３の７４ＨＣ７４がその回路です。
下はＭＹＣＰＵ４ＴＲの回路です。
上に書きましたようにＭＹＣＰＵ４では７４ＨＣ３２（２入力ＯＲ）の３ゲートで構成していますが、トランジスタ回路では多入力回路が簡単に作れるので、ＭＹＣＰＵ４ＴＲでは４入力ＮＯＲ回路にしています。
入力がすべて０のときに出力が１になります。
下は４入力ＮＯＲ回路に続くラッチ回路です。
トランジスタでＣＰＵをつくろう！［第３９６回］
２０２１．９．４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る