ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
ＵＳＢインターフェースを内蔵したＰＩＣを使ってＷｉｎｄｏｗｓパソコンで外部回路を制御するための各種Ｉ／Ｏ基板の製作記事です。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第１３３回］
●ＰＩＣＵＳＢＩＯ−０３（８２）Ｉ２Ｃモード（４）マスターモード（３）データの送受信／ＳＴＯＰコンディション
今回はデータ送受信とＳＴＯＰコンディションの説明です。
●データの送信
下はＰＩＣ１８Ｆ１３Ｋ５０ Ｄａｔａ Ｓｈｅｅｔのマスターモード送信と受信の説明です。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
７ビットアドレスおよびデータの送信は単にその値をＳＳＰＢＵＦに書き込むだけで行なわれます。
（原文では”１０ビットアドレス”についても書かれていますがそこは省略します）
バッファフルフラグビットＢＦ（ＳＳＰＳＴＡＴレジスタのｂｉｔ０）がセットされボーレートジェネレータがカウントを開始し送信が行なわれます。
アドレス／データの各ビットはＳＣＬが完全に下がったあとにＳＤＡからシフトアウトされます。
原文のその後の数行は実に回りくどい言い回しです。
要するにＳＤＡから出力されるデータ（の各ビット）はＳＣＬがＬのときにシフトアウトされるということを説明しています。
ＳＤＡの出力値はＳＣＬがＨの期間とその前後の一定の時間は変化されずそのまま維持されます。
８番目のビットデータが出力されたあと（８番目のクロックの下がりエッジで）ＢＦフラグがクリアされマスターはＳＤＡラインを開放します。
（ＳＤＡラインが開放されることで）スレーブは９番目のクロックの時にＡＣＫを返すことができます。
ＡＣＫの値は９番目のクロックの下がりエッジでＡＣＫＤＴビット（ＳＳＰＣＯＮ２レジスタのｂｉｔ５）に書き込まれます。
マスターがＡＣＫを受信するとＡＣＫＤＴビットは’０’になります。
ＡＣＫが受信されないときはＡＣＫＤＴビットは’１’になります。
９番目のクロックのあとＳＳＰＩＦがセットされマスタークロック（ボーレートジェネレータ）は次のデータがＳＳＰＢＵＦに書き込まれるまで停止します。
ＳＣＬはＬのままでＳＤＡも変化しません（マスター出力はハイインピーダンス）。
原文ではこのあと同じ内容の説明がもう一度行なわれています。
ほぼ同じ内容ですからそこはパスします。
ＢＦステータスフラグ
送信モードではＣＰＵがＳＳＰＢＵＦに書込みを行なうとＳＳＰＳＴＡＴレジスタのＢＦビットがセットされ、８ビットのデータが全てシフトアウトされるとクリアされます。
ＷＣＯＬステータスフラグ
送信状態にあるときに（ＳＳＰＳＲがまだデータのシフトアウトをしているときに）ユーザーがＳＳＰＢＵＦに書込みを行なうとＷＣＯＬ（ＳＳＰＣＯＮ１のｂｉｔ７）がセットされます。
ＳＳＰＢＵＦの中身は変わりません（書込みは実行されません）。
ＷＣＯＬは次の送信までの間にソフトウェアでクリアしなければなりません。
ＡＣＫＳＴＡＴステータスフラグ
送信モードのときにスレーブがアクノリッジ（ＡＣＫ＝０）を送るとＳＳＰＣＯＮ２のＡＣＫＳＴＡＴビットがクリアされます。
スレーブがアクノリッジを送らない（ＡＣＫ＝１）とＡＣＫＳＴＡＴビットがセットされます。
スレーブは自分のアドレス（ゼネラルコールを含む）が送られたことがわかるとアクノリッジを送ります。
また正しいデータを受信したときもアクノリッジを送ります。
●Ｉ２Ｃマスターモード受信
マスターモード受信はＳＳＰＣＯＮ２レジスタの受信イネーブルＲＣＥＮビットをセットすることで可能になります。
Ｎｏｔｅ：ＲＣＥＮビットはＭＳＳＰモジュールがアイドルのときにセットしなければなりません。
アイドルではないときにはセットできません。
ボーレートジェネレータがカウントを開始しカウントがロールオーバーするごとにＳＣＬ端子の出力が変化し（ＨからＬに／ＬからＨに変わり）、データがＳＳＰＳＲにシフト入力されます。
８番目のクロックの下がりエッジでＲＣＥＮビットは自動的にクリアされ、ＳＳＰＳＲのデータはＳＳＰＢＵＦに送られます。
ＢＦフラグ（ＳＳＰＳＴＡＴレジスタのｂｉｔ０）とＳＳＰＩＦフラグがセットされボーレートジェネレータはカウントを停止しＳＣＬはＬに固定されます。
ＭＳＳＰはアイドル状態になって次のコマンドを待ちます。
ＣＰＵがＳＳＰＢＵＦのデータを読み取るとＢＦビットは自動的にクリアされます。
ここでユーザーはＳＳＰＣＯＮ２レジスタのＡＣＫイネーブルシーケンスＡＣＫＥＮビットをセットすることでアクノリッジ（ＡＣＫ）を送ることができます。
ＢＦステータスフラグ
受信のときアドレス、データバイトがＳＳＰＳＲからＳＳＰＢＵＦにロードされるとＢＦビットがセットされます。
このビットはＳＳＰＢＵＦが読まれるとクリアされます。
ＳＳＰＯＶステータスフラグ
受信のときひとつ前の受信によってＢＦフラグがセットされている状態で次の８ビットがＳＳＰＳＲに読み込まれるとＳＳＰＯＶビットがセットされます。
ＷＣＯＬステータスフラグ
受信が行なわれているときに（ＳＳＰＳＲがまだ受信データをシフトしているときに）ユーザーがＳＳＰＢＵＦに書込みを行なうとＷＣＯＬビットがセットされます。
ＳＳＰＢＵＦの中身は変わりません（書込みは実行されません）。
●ＳＴＯＰコンディション
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
送受信の終わりにＳＴＯＰシーケンスイネーブルビットＰＥＮ（ＳＳＰＣＯＮ２レジスタのｂｉｔ２）をセットすることでＳＤＡラインがＳＴＯＰコンディションになります。
送受信が終わって９場目のクロックの下がりエッジでＳＣＬラインはＬに固定されます。
ＰＥＮビットがセットされているとマスターはＳＤＡラインをＬにします。
ＳＤＡラインがＬになっていることが確認されるとボーレートジェネレータは設定値をリロードして’０’になるまでカウントダウンします。
ボーレートジェネレータがタイムアウトするとＳＣＬ端子がＨになり１ＴＢＲＧ時間（ボーレートジェネレータがロールオーバーカウントする時間）のあとＳＤＡ端子がＨになります。
ＳＣＬがＨの状態でＳＤＡ端子がＨであることが確認されるとＳＳＰＳＴＡＴレジスタのＰビットがセットされます。
１ＴＢＲＧ時間のあとＰＥＮビットはクリアされＳＳＰＩＦビットがセットされます（ＦＩＧＵＲＥ１５−２４参照）。
ＷＣＯＬステータスフラグ
ＳＴＯＰシーケンスが進行中にユーザーがＳＳＰＢＵＦに書込みを行なうとＷＣＯＬビットがセットされます。
ＳＳＰＢＵＦの中身は変わりません（書込みは実行されません）。
［出典］Ｍｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ＰＩＣ１８Ｆ１３Ｋ５０／１４Ｋ５０ Ｄａｔａ Ｓｈｅｅｔ
ＰＩＣ−ＵＳＢＩＯ ｕｓｉｎｇ ＢＡＳＩＣ［第１３３回］
２０２２．１２．２０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る